捷波公司的电脑主板！（大家来找碴）！！！

springs

真的很多问题哦。。。

elmma

总算可以下了..学习之前看了此帖,很佩服楼主.虽然我看不懂(水平不够).但打开一看,着实让我吃惊,走线拐角全是断接痕迹,看起来不爽的.

cmos

原帖由 elmma 于 2008-3-27 09:17 发表
总算可以下了..学习之前看了此帖,很佩服楼主.虽然我看不懂(水平不够).但打开一看,着实让我吃惊,走线拐角全是断接痕迹,看起来不爽的.

在drawing option上钩选cline endcaps就没有断痕了
  }, A9 W/ E$ ?; C$ |: z+ A6 O8 Y2 ?
3 Z" ^) ?, F3 G1 ^/ w" G' e: P

elmma

哦,呵呵.见笑了.谢谢

xhymsg

请教，T分支应该怎么走比较好呢？

mzsuper

layou对主板function的影响应该不大,大概在20-30%
但是大约60%emc问题都可以在layout的时候解决
我们这边都是希望电容的via向里打,减小回路
- ^# L& p* F& A& \0 L) u/ F电容下面如果实在不行也是可以穿线的
只是电感下面是禁止的
铺铜通常要花我们大半天的时间

conquer98

还需学习呀！
顶下！

xhymsg

原帖由 mzsuper 于 2008-3-27 10:53 发表
3 u" D2 e# C6 N6 n0 mlayou对主板function的影响应该不大,大概在20-30%
但是大约60%emc问题都可以在layout的时候解决
' r& d# z: B( i2 V- T% Q8 }" @我们这边都是希望电容的via向里打,减小回路
  l0 z7 O! J' {  ^. m电容下面如果实在不行也是可以穿线的
% D( ^# J+ o% @/ D) X1 ~8 r只是电感下面是禁止的
铺铜通常 ...

! B% H1 n3 d! j+ K7 e- y& E是否因为如果从电感下面走线的话，电感的磁场，正好与走线相交，会被耦合？

ccj424

原帖由 xhymsg 于 2008-3-27 10:47 发表
请教，T分支应该怎么走比较好呢？

. y1 h& l1 k1 t! P; l: h: `) C) F3 i

一般情况下我采用填补的方式把他填充成钝角。不知道这样是否能行得通，请高手指点。谢谢！

shandianleo

强烈支持楼主,楼主给了我们这么好的帖子,真是受益匪浅.

yangcanhui07

铺铜原则上不能出现锐角，自动铺铜造成的小尖角，都是需要人工修整的，在高速信号中，都会感应噪声，代入地或电源。
: }4 w/ S: G5 v9 w9 ?- R2 `* r虽然有的时候，这些都是在可容忍的范围，但也是针对不同的设计而言，从layout角度，做一个最 ... [/quote]

- c4 K5 l; l2 B9 i$ M8 l" U尖角会引起放电,所以要避免。ALLEGRO在铺铜的选项里面不能自动把锐角变成圆弧吗?

superlish

quote]原帖由 yangcanhui07 于 2008-3-27 13:26 发表
2 S4 X: s* [0 a% s4 SALLEGRO在铺铜的选项里面不能自动把锐角变成圆弧吗?[/quote]
" M3 {+ x3 t* x! d! }7 z好像动态可以     静态就变不了了

kompella

原帖由 allen 于 2008-3-26 14:55 发表
) H6 B0 V/ F: [+ Z0 q; f4 ?  s现在的主板几乎都是公版设计，忽略厂家偷工减料的因素外，在决定主板性能的因素里，layout占了很大比重。
LZ的做法非常值得大家学习，很多人都是为了搜集资料而下载文件，几乎很少有人去看过到底下载的是什么，很多 ...

说得太好了！真的很赞同我们是处在学习中的状态，而不是一直是想学习的状态。

kompella

我想提一个问题：

7：铺铜最好不要跨越焊盘进入器件内部，并避讳在此类小元件内打via.
6 [/ |5 v3 h  P$ n6 D% d
为什么最好不要跨越呢？通过GND脚进入到器件底部的铺铜算不算跨越？可否再分析指点得详细一些？

9 P( G, t7 Z# e) U' C. `我最近用了一块QFN封装的器件，QFN封装特点是底部有一个很大的裸脚GND，Datasheet上指明了这个地方要和地进行紧密连接，以帮助快速散热。所以这个问题我现在很想清楚怎么做才是最好。