★★★ 大家一起学PADS （一）★★★......【有问必答贴】

飘逸

你好，群主，我是刚用ORCAD画原理图，有个问题请教一下，我用ORCAD画完原理图后，导出表络表，在PADS LAYOUT中导入，导过来是没有任何出错报告，但是我发现有一些元件的一端没有连网络，我检查过原理图，连接是没有问题的，请问这是什么原因造成呢？？？

希望

请问楼主，PADS做的PCB资料，现在要求导入到CR5000软件中（给日本客户），要怎么样转？

jing

jing 发表于 2011-11-9 15:12
7 v6 L6 w; T0 H. h& Q4 i, D楼主好厉害啊

5 t+ V" i7 S9 u1 O7 |我想请问下   pads5.0 中PCB的pdf产看文件 怎么导出来啊

1 R4 M8 U" L- s9 {8 k) h  L{:soso_e100:} 谢谢楼主。。。。

jing

群主   帮我加下群啊    214676624   谢谢啦{:soso_e181:}

jing

大家好    我想请教下  pads layout 中如何用铜箔  写字呢   {:soso_e132:}    我修改别人的一块板子  pcb版本  日期 等等都是铜箔 ，我自己用copper写的时候   写的可难看了

xzdxxzdx

请问楼主：
ECO TO PCB时提示错误：Dangling Connections without a Net Name
5 C' I. H. i  R
_WR
CPU          X2500  Y4600
( o8 S1 ^3 V2 I* i0 B
* B; z1 C) e- _$ G6 h  D  \Dangling Connections with a Net Name
$ L8 [9 Z. K9 }: t6 G( j
_CS_RAM
; C$ _8 f0 X/ ~+ V8 W: kCPU          X6000  Y2200
CPU          X9000  Y3100
CPU          X9400  Y5300
# e; q% E9 v; ]0 x- \. P
是不是这两种错误不会影响网络连接？即对PCB不会有影响？

雙魚Fei

loveineda 发表于 2008-10-10 13:18
! N1 m; j  [0 H2 r9 R7 y# |初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
可能是我的走线比FPGA的管脚要粗 ...

/ Y9 K1 ]% T+ c) V# i6 ^8 _走线是粗了！导致安全间距不符合！所以开DRP是连不上的！关掉可以！但是最好改细点！如果是滤波的，你可以从IC引进出来细点，然后加粗！

gui_qu

3 H! u- f& [( b) Q' Q0 I
一般那些网络需要包地,那些线要等长,数据线是否都有要求四线带1 地,
这方面是否有详细的理论解释?
如果需要包地,应注意那些事情,比如地线线宽是否有要求等

jimmy回复:
8 n1 f" ?2 o: A; J
1,时钟线,高速信号线,差分线,模拟线有空间的情况下需要包地.

! J$ t+ ^$ i9 _: S; W9 g3 K2,有时序要求的线都要等长,如存储器的数据线,地址线,还有其他的并行总线.

4 q  M: P5 ?0 G
# O' c) L) ]4 c0 {7 y
& Z1 |7 z2 `& ~0 z& l8 V) k0 C另外,你指的数据线要求四线带1地是什么意思?

3,如果需要包地,包地线的线宽最好在注意包地线离被包线的间距最好做到20mil或3w以上,然后包地线上要按一定的间距(100~200mil)打地过孔,以达到立体包地的效果.如果没有办法做到立体包地,还不如不包.只需要将线与线之间的间距拉开至少3w就可以.
1 N7 U; |/ e/ H- w7 r7 q" l! V

0 ]* i7 O+ c: z2 }2 \

pinery

我做了一个封装,网络表显示有连接,但是一导入pads后,发现电源脚没有任何线连接上去,这个是怎么回事情?难道封装的原因?

jing

jing 发表于 2011-11-15 19:40
/ W+ L$ n$ J; A; B- x4 Z9 N3 a( i- Q大家好    我想请教下  pads layout 中如何用铜箔  写字呢       我修改别人的一块板子  pcb版 ...

! N  P8 r) n4 a, D7 m[attach]46133    不知道这个附件你能看到不    就是铺垌上的字的笔画部分是镂空的   

$ G; v4 l$ N0 e1 p4 @: r

顺便再问下   在布局中   创建族  有多大的意义呢        辛苦你了    谢谢啊               {:soso_e160:}

jing

jing 发表于 2011-11-17 09:22
- w) J$ P$ @5 N/ v0 M" m[attach]46133    不知道这个附件你能看到不    就是铺垌上的字的笔画部分是镂空的   

我是新手学画PCB呢    今天在书上看到簇   练了一上午   没觉得多大的用处   你能指导我一下学习的方向吗？ {:soso_e100:}   

yehay

求助楼主：router中set width如何自动出现上次设定值？
打开pads router，拉线，键入W，出现线宽设置小窗口，在"set width"后面输入线宽值，比如“5”，回车，则当前的线宽被设置成“5”。
再次键入W，则"set width"后面自动出现上次输入的值“5”，不必手动再输入一次，直接回车即可，省了不少麻烦。
悲剧的是，有时候键入W，它不出现最近输入的线宽值，而是一片空白，像软件刚打开时一样。
更悲剧的是，我在另一电脑上，新装pads9.3，从来就不出现最近输入的线宽值。老版本在这个电脑上现象相同。
请问这个现象如何解决？
多谢！

gui_qu

gui_qu 发表于 2011-11-16 20:37
$ b9 [- u; k3 N$ j6 P一般那些网络需要包地,那些线要等长,数据线是否都有要求四线带1 地,
这方面是否有详细的理论解释?
5 Z' E: A/ V' ?  u" p  o* Z0 S如果需 ...

5 S: l3 M. }+ H( D8 W非常谢谢jimmy回复,
( K1 \' x5 z9 Y& X' ]; Z& E. U! {( A

7 G/ K  k3 I0 o8 k) B
另还有些疑问.请教.
  M  H) y0 y8 q4 x: Y' ^. |3 i1.包地原因,主要针对易受干拢的信号 ,还是针对易产生干拢的信号?或都是两种信号都要进入包地?
* I: R- n' L% u  @# K, x7 i, n2.等长知道是时序要求才做的,但对那些线有时序要求,有时分不清,
如DDR的数据线与控制线是否要求等长?
! Z2 v, W0 `# b6 j+ `1 |) s: l. K地址线与数据线是否要求等长?
或者是只要求成组的数据线等长?
又或者只要求数据结的高8位等长,再低8位等长,高位与低位不等长?,

9 ?9 N; P% U9 f另还有一重要问题,
通俗的说多少M频率的数据信号有时序要求,如是400M,800,还是1G.?
* E3 j/ R. \) L6 A
一个实际的问题,如DDR数据线,最长的那根线有800MILS,但大多数线在400以内可以走通,
如果频率是800M,这个时候,走等长好还是不走等长好?
# e! Z! V* b+ }0 B
另对于双DDR,或多DDR,如何等长?
  O9 u, D( S/ F( `6 J
3.以前经常有听到较多数据线时,如16根时,
% W$ `: J0 P1 [9 @+ y! ]走4根线时要走一根地线,不要16根同时走,不知道是否正确,不知道具体是如何要求的?



3 d: x4 d( Q) {0 o9 r6 n
7 G* N# l& s6 ]9 ?! ?2 A/ d2 F

gui_qu

gui_qu 发表于 2011-11-17 21:09
非常谢谢jimmy回复,

再次麻烦,有些不好意思,
: q8 z! i# s; K7 @$ Y! `但还是...........................
非常感谢.

wzzasd

Jimmy 大哥：
     你好，上次有看过你写的一篇关于《PADS Router 如何设置快捷打孔》的文章，
我也照着你的MCR文件 改成2层板的，在Router里是可以实现双击鼠键打孔，
, [. }  G+ O* |不过，现在碰到一个问题，想请教下你：
  P( a! _: P, p' I    我按数字键1，孔类型改为“Current Via Type is set to Via1”  ，打的孔也是Via1的孔；
$ }1 J) @; E! q4 ?我再按数字键2，孔类型改为“Current Via Type is set to Via2” ，打的孔却是Via1的属性的孔，
不是我要求的，除非改下面的地方才能打Via2的孔 “Design Properties\Via Biasing”只保留Via2的勾 才行（开始下面这里全是勾上的）。
         
, Y) F& \# r; u$ n) I" l2 T
呵呵 说得有点哆嗦了，麻烦解答下，谢谢了！{:soso_e100:} （附上MCR文件）