|
本帖最后由 happymewnana 于 2011-7-14 14:44 编辑
" H$ X: m2 H3 x: x; Z1 `# v7 r* c4 r6 \4 y8 e# W- E
jimmy,你好,我想请教一个问题,我在pads logic原理图里改了元件的封装想要同步更新到LAYOUT里,使用ECO TO PCB功能时,会出现“ECOGen failed”的提示,还有一个ECO comparison errors file -- C:\PADS Projects\Logic.log 的文件,
1 H5 K, F; h1 @. ~: f# `文件内容如下:, Z$ c; m8 l- _. ~5 i
PADS Layout ECO Generator (Version 6.4v) 2011-7-14 14:40:15
* O F1 \- w5 p0 K8 T$ X+ aCopyright (c) 2003 - 2008 Mentor Graphics Corp. - All rights reserved
; b2 B- P w7 n7 C) J! Q& w0 ZCommand line arguments: -e C:\PADS Projects\Logic.log -r p -a PART,NET -f -l PCB,NETCLASS,NET
% F8 j. u! J I) ~4 E& i2 YERROR: Wrong gate pin data at the line: USB-PORT SIP-4P UND 1 0 0 0 Y! O9 \+ W1 O5 G7 _8 }- U- S% @ {
ASCII reading (part types and decals) - 0 msec' I$ `) J+ k# `- H
我想知道这是怎么回事,希望大师指点一下!谢啦! |
|