|
本帖最后由 happymewnana 于 2011-7-14 14:44 编辑
+ u1 ~5 e* s: G1 n2 K! u& Q
( e0 D, d/ ]$ a) ?( s _jimmy,你好,我想请教一个问题,我在pads logic原理图里改了元件的封装想要同步更新到LAYOUT里,使用ECO TO PCB功能时,会出现“ECOGen failed”的提示,还有一个ECO comparison errors file -- C:\PADS Projects\Logic.log 的文件,
, w% w! P I0 Q1 X2 n& F文件内容如下:
& p6 C( }9 p |: U; }+ Z* |0 s; FPADS Layout ECO Generator (Version 6.4v) 2011-7-14 14:40:15* D O* V: K$ S
Copyright (c) 2003 - 2008 Mentor Graphics Corp. - All rights reserved
- i, \# n# w; z b( B2 z1 b( p) KCommand line arguments: -e C:\PADS Projects\Logic.log -r p -a PART,NET -f -l PCB,NETCLASS,NET( _4 C! v0 [- T
ERROR: Wrong gate pin data at the line: USB-PORT SIP-4P UND 1 0 0 0 Y! ?$ `# w) r- j
ASCII reading (part types and decals) - 0 msec
) n3 Z8 k2 W; R我想知道这是怎么回事,希望大师指点一下!谢啦! |
|