DDR3仿真

snsArvin

Colin_SI/PI 发表于 2015-1-27 18:18
% F& q! l5 Y- l5 f/ l/ MDDR3的时序参数是基于标准负载测试的

谢谢，关于slew rate和建立保持时间的关系，我还是不太明白：为什么slew rate越大，需要的建立和保持都会变大？

snsArvin

shark4685 发表于 2015-1-5 16:44
9 n4 k3 j. C5 gslew rate越大，相当于信号上升沿约小，所以时序上余量相当于变大了，对应标准就严格。

* Z4 u; ]' y8 X版主，还得麻烦您下，这个问题我还是没太想明白。
5 h: B8 j: j/ {: eslew rate越大，相当于信号上升沿越小，这好理解
# Q2 ?& W1 N7 D; w0 A% b, d6 h但是，时序上升余量变大，这怎么理解？余量大了不是更好么，怎么会要更严格的标准？
3 W+ |/ P; T5 r谢谢！！！
/ ~3 d6 p: b) a; X4 S3 u

raytingg

好詳細..感恩

raytingg

# e/ }; j; {; T4 y/ X谢谢

abgyqolt

学习了 谢谢

linbanyon

谢谢