|
1 第1章 常用封装简介 6- e T/ B8 C( z g% B: i; o
1.1 封装 6
0 D/ Q8 K! r% c2 X1.2 封装级别的定义 6
' r, ? E7 Z6 {. t1 ]$ n1 l1.3 封装的发展趋势简介 6
9 d% Z" O, U! ]: ~# \1.4 常见封装类型介绍 93 D' t8 H. x( ^3 m% j# J! u) ]
1.4.1 TO (Transistor Outline) 9
' J! t/ l" Q' v ~( G6 e2 E: D4 g2 V1.4.2 DIP (Dual In line Package) 9' k: V. L; Q" \ T% G4 \+ V
1.4.3 SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package) 10
7 F; i! t' T9 b7 R; |$ t1.4.4 PLCC (Plastic Leaded Chip Carrier) 11
, Y" R$ U% G5 j& n# w( n( r1.4.5 QFP(Quad Flat Package) 11, ]& A) u5 K8 m! ]
1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
4 u: h" |5 p: U' h1.4.7 Lead Frame进化图 17
( i' V ?; ^" e% q) U L$ q5 Q9 A1.4.8 PGA(Pin Grid Array Package) 178 O5 E, T, r8 A' H, r' X1 M% R9 w+ }
1.4.9 LGA (LAND GRID ARRAY) 18
! [9 P& e. `* f4 Z" m1.4.10 BGA(Ball Grid Array Package) 18
+ q1 Q& x+ ^: v: E6 d8 a) V% v1.4.11 T BGA (Tape Ball Grid Array Package) 19/ u5 w% W5 y8 v! [. L
1.4.12 PBGA (Plastic Ball Grid Array Package) 207 W \6 L6 U1 {- `1 h
1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21 R0 S! x& T: [
1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22
& Z. V# K, Z& G& |7 E1.4.15 WLCSP(Wafer-Level Chip Scale Packaging Technology) 23 _# J/ a, T5 {6 \
1.4.16 MCM(Multi-Chip Module) 25 q' N( X6 n; @
1.4.17 SIP(System In Package) 26
( Z" [5 V: c ~: R/ m; `1.4.18 SOC 272 @7 F" U8 k- U: ?% W, a! @5 l
1.4.19 PIP(Package In Package) 306 q5 S) b s6 V' s0 X- E: r
1.4.20 POP(Package On Package) 30
- L+ ~+ J! K Q, Z1.4.21 TSV (Through Silicon Via) 326 f8 p/ D( a( L( v% G A
1.5 封装介绍总结: 34
' J. ]9 z& I7 B' X2 W! M& E1 第2章Wirebond介绍 5. U$ M1 l; I, [3 G- V2 ~$ `
1.1 Wire bond 特点(成熟,工艺,价格) 5
; a1 y! d3 t, I- B8 ^( l1.2 Wribond的操作过程(每步骤有图) 8, y8 t" [0 t5 m7 t' R
1.3 哪些封装适合于使用Wire bonding工艺 12
; t# b# Z8 I, l1.4 Wire bonder机器介绍 14; u. L r1 L2 k& I
1 第3章 LEAD FRAME QFP封装设计 6
v$ \; f+ l/ h7 m1.1 QFP Lead Frame介绍 6
4 w: Q: S5 B( b/ a# A7 l0 B- }& j6 f1.2 Lead frame 材料介绍 8) ^' [/ O. F* p; V# o
1.3 Lead frame design rule 8
7 |* D. U' f+ L! h3 `4 [& e1.4 QFP Lead Frame 设计方法 10
3 D3 z' U/ A# k. G1.5 Wire Bonding设计过程(以autocad为例) 17
, d+ ]; T7 R$ X; w$ Q+ y# k1.6 Lead frame Molding过程 22
$ s7 S" e+ _) d6 U1.7 QFP Punch成型 (整块没Punch lead frame的图) 24
# G7 \ V3 O k1.8 常用Molding材料的一些介绍 26
* v4 ^( Z) S8 A3 A1.9 QFP lead frame生产加工流程 28( x& k+ \ G" L. r# q' k, Y
U& C" `0 C7 u& z$ F, a4 y# _
第4章 PBGA封装设计 71 x: c5 i# `2 @ a( c, T4 S$ C; q
1 WB_PBGA 设计过程 7: g% w/ k" b/ j; S e
1.1 新建.mcm设计文件 7. Q" P( C* U w. D, b- F
1.2 导入芯片文件 8
0 c9 N& h% Z1 w( k+ \% x' a1.3 生成BGA的footprint 13
+ w7 Y; j; e, [/ m/ y0 h1.4 编辑BGA的footprint 17
' |5 |) L; ~' V' V1.5 设置叠层Cross-Section 203 I7 o) a. n* ]- s7 S/ l3 o
1.6 设置nets颜色 21
, _* B7 [4 {# K+ g' ^4 v0 M7 P1.7 定义差分对 22
7 X- n6 T) B4 n( A3 p% |7 V& e! Z1.8 标识电源网络 239 \% u9 E9 Z- M
1.9 定义电源/地环 24; r5 G# D5 S( y$ |2 m: {% S8 M
1.10 设置wire bond导向线WB_GUIDE_LINE 27: {2 ]0 C2 s/ Z( ?# Q' y
1.11 设置wire bond 参数 30
6 t7 ?- l ?/ E- e( i1.12 添加金线 wirebond add 34! _2 X* ]( }, C) W2 w- o
1.13 编辑bonding wire 36( E# R2 H/ [) R9 X4 J
1.14 BGA附网络assign nets 38& X6 G) f$ i2 ~( N8 \
1.15 网络交换Pin swap 420 G% o! W& z/ r' b. m& R
1.16 创建过孔 44' G7 Q. |3 L$ J7 c8 N$ x1 f$ d
1.17 定义设计规则 46; i0 F* L& `! ~4 ^
1.18 基板布线layout 49
3 q+ Q3 J! n6 _( V% p1 b1.19 铺电源\地平面power/ground plane 51
3 F% S, [0 j7 [. Y/ x" r% N1.20 调整关键信号布线diff 53: G2 l! j" z7 J: R
1.21 添加Molding gate和DA fiducial mark 56
? ~2 s7 K2 D, K$ M) a% u1.22 添加电镀线plating bar 588 X4 M+ k' n& ?# {* e
1.23 添加放气孔degas void 62
, c. D/ a' P; @( J8 C% a* m h1.24 创建阻焊开窗creating solder mask 64+ G6 c- V6 i! P1 r; ?* L2 P
1.25 最终检查check 67
8 o1 I6 ?3 }0 ~% \' `' J1.26 出制造文件gerber 68. b& W! l' P: C) }. z* ~0 h: r. r
1.27 制造文件检查gerber check 72
) d2 {# G. a. M" e1.28 基板加工文件 74
5 _& k) H# v3 r1.29 封装加工文件 75, A z- C4 ] P" s! Q+ C6 |
1 i+ d( Z$ P: B) @: S9 u% a1 第7章 pbga assembly process 77 _1 O, m& Z( P( J. m3 f3 P" }
1.1 Wafer Grinding(晶圆研磨) 71 m# C, A. G8 n+ A) G+ M: i
1.2 Wafer Sawing(晶圆切割) 9
! h p! Z2 x. E% W3 j1.2.1 Wafer Mounting(晶圆贴片) 10
9 c2 O, i& E: l/ N _/ D1.2.2 Wafer Sawing(晶圆切割) 105 I/ |7 b& Y$ K% [( l
1.2.3 UV Illumination(紫外光照射) 11
* S& c- i0 n3 C: O+ l+ N1.3 Substrate Pre-bake(基板预烘烤) 11
0 ?: h9 d( D" Y* v! O' b1.4 Die Attach(芯片贴装) 12
& E1 N5 ?9 D2 O5 c, ~1.5 Epoxy Cure(银胶烘烤) 14
: [4 }( P: y0 F; N) Y5 G3 I1.6 Plasma Clean (电浆清洗Before WB) 149 U" m% Z+ Q5 L! _+ p; q4 O
1.7 Wire Bond(金丝球焊) 15
3 E5 \) [/ B2 g8 q- j' T/ P1.8 Plasma Clean (电浆清洗Before Molding) 172 N, ~: J5 c8 B% u
1.9 Molding(塑封) 18
. W6 O8 R' m* L* t1.10 Post Mold Cure (塑封后烘烤) 19
* R3 e+ J( @/ U. B1.11 Marking(打印) 20
# n& r, Y. _( U$ C3 T: `. G0 c0 q1.12 Ball Mount(置球) 22
9 q G5 `' r, w; y" P. H- h1.13 Singulation(切单) 22
7 |, f: L/ [9 S- O* k1.14 Inspection(检查) 23
9 G$ c; C1 c4 S1.15 Testing(测试) 24, i; r$ j1 O3 H- k9 t
1.16 Packaging & Shipping(包装出货) 25; V i) N0 N% m* q% I# K5 m
% N7 h% Y: Z: n( a! c1 ?1 x- n1 第6章 SIP封装设计 8
- T9 d& a1 J) \; h* O6 g/ T6 l' m! B1.1 SIP Design 流程 9
0 E% P0 I' |( S) G; m* J* \& K! i4 A) W1.2 Substrate Design Rule 11# T( L1 h' G& K/ Z& @
1.3 Assembly rule 14
- l3 W% @7 m5 k5 |1.4 多die导入及操作 16
; {# `8 N4 Q# i' p1.4.1 创建芯片 168 I; t! e# H, q6 h
1.4.2 创建原理图 344 C6 ^+ G- h* A2 f
1.4.3 设置SIP环境,封装叠层 36$ j$ n5 f* |9 X' ? W% h1 N0 q
1.4.4 导入原理图数据 42
d: ^2 X& r( a( \1.4.5 分配芯片层别及封装结构 46
, x# q' X( Z, a) ~8 L- Z7 N1.4.6 放置各芯片具体位置 49
9 V1 r4 ~# }+ Y. u$ I3 |% _% X0 {; V+ J1.5 power/gnd ring 45$ s+ S+ N8 }6 D$ w* l3 S
1.6 Wire bond Create and edit 591 G) Q% n3 p5 p1 F+ @) C1 j" j7 v8 l h
1.7 Design a Differential Pair 68; c6 l' i6 j0 q2 e8 K
1.8 Power Split 73
; i5 p2 t' d; M* ~5 N1.9 Plating Bar 78! E: |- w/ F: S, U M8 F' q
1.10 八层芯片叠层 83
$ f' ^9 |' P/ G4 H! T* D1.11 Gerber file/option 837 V3 I) f S+ i3 Y% h4 c
1.12 封装加工文件输出 91
7 c2 l. e% Z$ {' P1.13 SIP加工流程及每步说明 100
' u2 N5 l; F" x. p' @1 第7章 FC-PBGA联合设计 7
- J' w" R8 t, j5 q; O$ {! c1.1 高PIN数FC-PBGA封装基础知识 7/ A7 p( ] P4 I$ x+ D
1.1.1 高PIN数FC-PBGA封装外形 7
* [% W8 u" v" M/ g, p1.1.2 高PIN数FC-PBGA封装截面图 7, ?: }* c& v$ O: G+ Q* ^) g4 O5 M' S
1.1.3 Wafer 8
3 d3 g4 ~: V+ W- e7 |1 f) L# d' k1.1.4 Die/Scribe Lines 8) K+ V) y8 c9 a& Q6 k; v0 E
1.1.5 MPW(Multi Project Wafer) 8* U, h8 v, E# a! B' y
1.1.6 BUMP(芯片上的焊球) 9
& @+ F* U+ z X6 m+ s1.1.7 Ball(封装上的焊球) 9
7 \1 M. k1 C% K1.1.8 RDL 10. {+ C3 g0 E* `3 B: q- e$ w9 d
1.1.9 SMD VS NSMD 11
, X; d1 F5 n6 N. l! P1.1.10 FlipChip到PCB的链路 12% e1 C- n' y/ ^6 l
1.2 封装选型 120 n) \# ?; |1 e! K
1.2.1 封装选型涉及因素 12
0 C5 z. J2 F+ w: I2 y# o0 \1.3 CO-Design 14$ o3 ~3 G/ W/ E
1.4 Vendor推荐co-design的流程 146 B/ Z9 G7 Y4 q+ c% w! C
1.4.1 Cadence的CO-design示意图 15' m( U8 K, C. {& y, q
1.5 实际工程设计中的Co-Design流程 16
$ Y1 E/ q' z5 f, z* b1.5.1 Floorplan阶段 18
, T4 X- A* b3 r) S1.6 FLIPCHIP设计例子 29' X6 h6 [! }- g" {
1.6.1 材料设置 29' s; A; u! Y0 a( u& L) @# k- |& b
1.6.2 Pad_Via定义: 32
( x+ {9 f! Q+ T; N5 B1.6.3 Die 输入文件介绍 34; E/ [7 R! ^2 n }! T; M% P/ L
1.7 Die与BGA的生成处理 34
1 r3 N) M' R+ S1.7.1 Die的导入与生成 34
/ I8 a. h' V( d( e) J# T3 [" D1.7.2 BGA生成及修改 38
* H/ p! w8 H7 j- L- w5 r1.7.3 BGA焊球网络分配 44; z4 c9 B. x. Z% k
1.7.4 通过EXCEL表格进行的PINMAP 479 z, {! b7 {4 e
1.7.5 BGA中部分PIN网络整体右移四列例子 487 Q8 s: q* d: W$ [$ I" p
1.7.6 规则定义 51. B: W, P1 ]3 W6 o: G( |8 [
1.7.7 差分线自动生成方法2 58
8 v# I! ^! C7 Y) |9 K1.7.8 基板Layout 58 u$ {, \$ C# L" K+ Z
1.8 光绘输出 64
* \( d$ H. X7 ]: [* _1 第8章 封装链路无源测试 5
8 F3 t3 H7 X, O, \1.1 基板链路测试 5
" O- f+ g- D% P" D/ e# Z1.2 测量仪器 5
$ i8 v/ q/ [( R7 ~. o; F, t2 q1.3 测量例子 57 i. w! ^7 S# ^# ~- s
1.4 没有SMA头的测试 7
, n6 Y* @6 y8 |1 第9章 封装设计自开发辅助工具 5
3 G3 F/ `0 B& C4 I1 o, ?8 l4 _1.1 软件免责声明 54 E$ ]) o3 K$ S- D2 O
1.2 Excel 表格PINMAP转入APD 6
, l. J4 Y2 Y' k1 {) b! @6 ^3 W1.2.1 程序说明 63 C1 `0 O9 |3 s7 Y
1.2.2 软件操作 7
3 l5 `5 q& S5 X2 M7 Y1.2.3 问题与解决 13: M) ?! K: H/ q
1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 140 _0 z. {9 W% c
1.3.1 程序说明 14
2 A+ E% F# p% M3 Q' @- \7 d. a1.3.2 软件操作 14
% q* _5 H$ e0 P% @+ ^1.3.3 问题与解决 187 T7 h; Z, h7 C. U- \
1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18' F- G$ g) c* X' S1 C% l
1.4.1 程序说明 18, K) m/ M9 g4 e! O. X' S
1.4.2 软件操作 19
" p' n4 I# m8 Z/ V$ s! f$ i1.4.3 问题与解决 20
& r6 O1 V) R& Y5 O) B |
|