信号层到参考层只有2mil是个什么情况？

qiuquanyun

最近看到一个板子，属于基于官方demo板的改版。
, d8 g! b, T0 D7 J, c因为板子的routekeepin距离板边很近，所以将板边打磨一下就能用显微镜看到叠层，8L。板子根据logo是兴森快捷的作品，网上查了一下，该板厂主要是做样板和中小批量的板子。此为背景
0 l* m4 m) C, h" w' @5 \$ I7 T  `官方的叠层，信号层距离参考层4mil，差分对阻抗设置为100ohm。但是，不知为何，经过在显微镜下仔细观察，这个改版的L3与L4，以及L5与L6中间夹着的PP与内层的铜箔差不多一样的厚度，应该是1OZ的铜箔吧，意思就是说，这个PP只有最多2mil呀。基于对改版T/B层的观察，大部分的layout没有改动过，所以推测内层的layout应该变化也不会大，所以就非常纳闷了：
. c- s8 x8 t: u  x) U1，真的可以将PP做到2mil这么薄吗？我记得以前在某个关于制程的介绍资料上说，PP最薄应该不低于3.5mil呀
6 c* M1 d$ C* ?7 t2, 信号从到参考层的距离缩短了一半，用软件粗略的算了一下，原本100ohm的阻抗，基本上变为55ohm的样子了，如此大的变化，还能保持信号的完整性？可是现在却跑得好好的？
5 ^$ B% @- f, M, V" s# Z; \3，会不会是因为我在板边测量出来的叠层厚度已经失真了？

) ^  a0 K( P" m- k" ]2 Q9 d' I5 Y

dingoboy

PCB的制程中，PP最薄不低于3.5mil，指的是在压合前。实际叠层压合过程中，PP会变成半流动形态，所以PP的一部分厚度会流失去填补线路的空白区域。
3 G! a/ ?0 X" e. `个人感觉你看到的PP比较薄有可能和这个有关。
' \! R9 T3 q& r- M1 ]; d9 L至于阻抗的变化，板厂在加工前会根据布线密度，考虑pp层流失的程度，然后对线宽做修正，以满足最终的阻抗要求的。

qiuquanyun

dingoboy 发表于 2014-6-24 17:46
PCB的制程中，PP最薄不低于3.5mil，指的是在压合前。实际叠层压合过程中，PP会变成半流动形态，所以PP的一 ...

因为对制程不是很清楚，所以工艺上了解不多，但是做过的板子也不少了，多是如PC主板一样比较复杂的，但是以前从来没有遇到过PP做到2mil这么薄的，而且如果板厂通过调整线宽来达到阻抗，试想要将五六十欧姆的调整到100欧姆左右，线宽得改变多少呀，原始设计里线宽为5mil，起码得调整到2mil吧？我想这个是不可能的，所有非常的纳闷呀

dingoboy

首先你说以前没遇到过pp做到2mil这么薄的，是做完板子回来你拆解过得到的数据？我的建议是你可以跟板厂好好了解一下制版工艺。这个问题不难搞清楚。
. F- R) o# f' k/ q/ {: V# {6 W对于阻抗的问题，内层的带状线，跟两面的介质厚度，差分线宽，线间距，都有关系。不能说一面的pp降到2mil，阻抗就一定将了一半。
5 H, }, M/ \1 T" y6 y况且，你用显微镜去观察，2mil和2.5mil或者3mil，你确定你能区分的出来吗？要知道，差0.5mil或者1mil，阻抗的差别可是不小的哦。
. ?& ~2 u" }* z9 g2 a2 d  f5 |所以，我个人的观点啊，你的疑问都是在“粗略”这个词上，2mil是粗略估计的，阻抗从100变成55也是粗略计算的。
+ s7 t( h! e" S. w  f" r" s仅供参考，谢谢！

xiao_layout

现在民品的最薄的PTT就是0.5mm，以前是0.9mm也就是你说的3.5mil。

cousins

现在HDI很多都是2~3mil的pp

qiuquanyun

dingoboy 发表于 2014-6-25 09:20
首先你说以前没遇到过pp做到2mil这么薄的，是做完板子回来你拆解过得到的数据？我的建议是你可以跟板厂好好 ...

5 B! S: |+ p3 ]- m' k1 x. A我使用的是放大150倍的显微镜，能看到信号层和参考层中间之间的PP与信号层的铜箔厚度相等的，而且显微镜是带有刻度的，也能看清楚。而且信号层据另外层非常远，应该在30mi以上，板子本身是2mm的。
" K- a- @( ]7 g" {. j; U我说的粗略其实不能真算粗略吧，误差不会超过10%，现在我就是很纳闷如此大的叠构变化，还能正常跑起来。