PCB板边包边并打孔的方法

zzbbao

沿PCB板框包边，并打孔如下图所示的效果
8 ]; R. F( L# I3 ]! [4 x
1.将板框zcopy內缩20mil,得到shape1，将板框zcopy內缩70mil,得到shape2，选中shape1,shpe2做compose shape,得到包边。
. y, V, J, I7 ~2.将板框zcopy內缩100mil,得到shape3.
3.沿shape3做place via arry.
6 R, l* U: N6 L2 }7 k1 L* D
! m, Z$ L: `: w# s/ p! \; t4.选中shape3后，单击2次，删除shape3.

szc1983

owencai 发表于 2014-7-9 16:20
谢谢!
我在调用的时候出现如下错误：
4 ?  l, H" Y' _9 T8 K, t! UE- Can't find window; form.shape_copylyr

- M: {4 h7 v' Y: ], i* M9 k我修改过了，你重新调用试试

szc1983

% k6 v" k, J* V5 \+ \
7 M+ i& r2 d# }4 M6 E8 o3 n我录了一个scr，有需要的可以把下面这段代码复制成一个scr
注意事项：
1.原点0，0设置在左下脚
2.route keepin 先去掉
) D: r' s) j* ]6 o; N# \  {2 x. ]3.FORM mini availablepadstackslist V20RD10F  这行中的 V20RD10F代表你希望打的孔，因设计不同命名需要修改
4.确定你的GND网络叫GND不是叫DGND 否则修改scr中的网络名称
; d: m$ i2 J0 L' S) g. m: h
1 t5 q7 M% Q: N& v. v) |( x
* ~! S8 _: G* p$ z# Allegro script
" K3 m  c& M) B5 @#        file: F:/pcb/core0620/new.scr
( z. ?- I# |% ]5 g#        start time: Wed Jul 09 15:47:44 2014
$ N2 o# h: B* N' n1 ]$ H  Q/ ?, X#        Version: 16.3 S057 (v16-3-85DJ) i86
% x+ i7 i6 |% m. P+ U# Vversion 16.3
2 E' U: X& W3 ~# P
setwindow pcb
trapsize 4062
generaledit
zcopy shape
setwindow form.mini
FORM mini class_name ETCH
FORM mini subclass_name TOP
/ g' K  A; l+ F/ d( J( k' l7 ^FORM mini dynamic_shape NO
FORM mini contract YES
+ E  p. }' z" o9 N7 uFORM mini offset 20.00
setwindow pcb
3 m* Z6 r+ Q1 A* {9 ^# A$ Kpick 0 0
: p2 t1 D% ^% ?prepopup 0 0
pop Done
2 c: z3 w- ]) Zgeneraledit
- t0 O; a+ X0 z( U6 Czcopy shape
setwindow form.mini
FORM mini offset 70.00
setwindow pcb
pick -12.83 -7.69
  Q% U' B- B& e( }prepopup 320.24 1292.09
pop Done
generaledit
compose shape
0 C+ L/ l6 J% d! u0 Rpick 117.15 114.17
pick dbl 117.15 114.17
pick 60.28 57.30
) R! n* {9 C7 `& Fpick dbl 60.28 57.30
2 x* L' |. x6 Z2 t# Mprepopup 60.28 57.30
pop Done
generaledit
shape select
% w1 l( U! m8 i& h" r9 t  ]pick grid 20 40
% x. P6 n, @( S, H$ Xsetwindow form.mini
6 `! z- h$ c$ s) y( T: QFORM mini dyns_netname_list  
fillin "GND"
- w1 [0 f! ~) d4 V2 ]: ^; U; Ksetwindow pcb
prepopup 1035.12 2583.75
done
generaledit
2 L6 {$ C; _: f1 Zshape select
8 a9 o/ v- x( Y5 U: D/ a7 n4 \" H7 U. tpick grid 20 40
1 Q8 T2 M+ x9 Aprepopup 20 40
5 K% z5 L" X+ O9 S% ?2 F5 {pop shape copy layers
setwindow form.shape_copylyr
5 i) t2 [5 [: t8 O  B: W: e; P) KFORM shape_copylyr tree 'MULTISEL YES' BOTTOM ETCH
4 U1 _; P5 b2 {' u+ ~6 R. CFORM shape_copylyr tree  BOTTOM ETCH
9 m" z) E5 e- @0 PFORM shape_copylyr retain_net YES
FORM shape_copylyr copy  
FORM shape_copylyr done  
6 V1 i" H% O0 |& z3 q" w  Ysetwindow pcb
prepopup 1611.90 2136.95
" s7 \+ S0 z9 E9 H$ F# H. h3 Sdone
2 F% ^+ A5 Z& D+ _generaledit
5 O+ r" E% O% b0 p( e# n! Lshape select
5 K4 g) m& B6 y6 a8 j7 `" u- xpick grid 60.28 57.30
8 {  ~. _7 g, B0 L5 M# Cprepopup 60.28 57.30
pop shape copy layers
setwindow form.shape_copylyr
/ V; d( \5 Y8 I3 k' TFORM shape_copylyr tree 'MULTISEL YES' SOLDERMASK_BOTTOM 'PACKAGE GEOMETRY'
: k  n7 C9 i, x* MFORM shape_copylyr tree  SOLDERMASK_BOTTOM 'PACKAGE GEOMETRY'
0 W8 N5 A5 T3 X9 g3 M( w1 X; jFORM shape_copylyr tree 'MULTISEL YES' SOLDERMASK_TOP 'PACKAGE GEOMETRY'
9 t' q5 i) R4 {4 i2 i! O$ S. `. R; \. tFORM shape_copylyr tree  SOLDERMASK_TOP 'PACKAGE GEOMETRY'
' v% L& f! |* D  H" d: YFORM shape_copylyr copy  
FORM shape_copylyr done  
2 D5 t; O2 a8 x& G/ M& asetwindow pcb
* p- m0 {% |' V0 v$ p4 Xprepopup 2196.80 2250.68
, D# z8 m' y' g% C" Ldone
generaledit
add_bviaarray
* n1 g8 l8 u% E' O" t) r% e3 asetwindow form.mini
4 j% Q0 ^* f9 S1 ], A) P) ~FORM mini enabledrc NO
! d" T* T5 b+ c$ x: a. Y7 m6 g( KFORM mini enabledrc YES
  P/ c9 ^2 _5 @FORM mini availablenetslist GND
FORM mini availablepadstackslist V20RD10F
FORM mini clinemodes On single side of cline  
FORM mini noncircular YES
FORM mini voffset -25.00
setwindow pcb
& E, h  \" I# I" Z9 H6 C) C( M; Cpick 52.16 41.05
4 Z' j3 h3 a' V' }2 kpick 52.16 41.05
prepopup -735.83 3916.03
( `: R+ O; `$ Q7 R5 |( ]+ ]% Bpop Done
1 P' X  L* p" Q* }) X3 ugeneraledit
1 _9 ~; l8 o. R2 h, Z' i7 O; o- m
) E; v6 t( p1 U6 t+ h: s3 d. k5 Q#        stop time: Wed Jul 09 15:49:31 2014
5 B! [) T7 Z" e/ h

soswelcome

:victory::victory:

seawolf1939

OFFSET和GAP的设置挺重要的，老是设不好= =

mimixigu

没做过这个，这是干啥用的啊

szc1983

mimixigu 发表于 2014-7-9 10:31
没做过这个，这是干啥用的啊

屏蔽，方便过静电测试，以前手机板子上用过

szc1983

知道这个方法，支持LZ的分享精神

szc1983

最终结果
5 h5 a5 x7 N; Z' q3 |2 A! Ftop，bottom，soldermask_top,soldermask_bottom 各复制一个距板边20mil，宽度50mil,赋予GND网络的shape, GND via gap 50mil

owencai

szc1983 发表于 2014-7-9 15:02
- {2 m8 S# f* R- ?我录了一个scr，有需要的可以把下面这段代码复制成一个scr
0 e  I( x* q: h# t注意事项：
1.原点0，0设置在左下脚

- O$ O/ Q- j. i5 n" I4 b" x请问楼主：“可以把下面这段代码复制成一个scr”
具体怎么操作啊！？
/ Z) b: W# I7 Z( t; C- M$ F( m

szc1983

owencai 发表于 2014-7-9 15:08
请问楼主：“可以把下面这段代码复制成一个scr”
8 d4 Y& j' c/ X5 H- v- ?5 k% d 具体怎么操作啊！？

新建一个文档比如 via_wall.scr
从version 16.3这行开始，复制进去保存，然后在allegro中调用

szc1983

修改了些参数，增加泛用性，看看行不行
; s. e( r+ F3 l4 m' F我试了三块板子都可以了

owencai

szc1983 发表于 2014-7-9 15:10
3 s; y5 [+ m- ~! J新建一个文档比如 via_wall.scr
3 ~2 B: t* n0 o7 u' \从version 16.3这行开始，复制进去保存，然后在allegro中调用

谢谢!
/ L( U% M& m2 r. ]9 O我在调用的时候出现如下错误：
# ?' |/ E: S/ I1 }7 j5 e- RE- Can't find window; form.shape_copylyr
8 ^' J  m0 m9 S# _7 z* B4 e$ C该如何解决？

szc1983

owencai 发表于 2014-7-9 16:20
# y7 p  n. ~9 f2 n" b; ^4 A3 d. v$ \谢谢!
- ]  S1 L" ~$ Q4 Z* W* z我在调用的时候出现如下错误：
E- Can't find window; form.shape_copylyr

* N& a/ H9 O+ |$ q  B/ A
可能是原点抓不准，你重设置下原点，或者换一个板子试试，还有你设计里的GND确定叫GND吗？有的人喜欢命名成DGND之类的

MarkSSSS

xuexile