|
|
这个我深有体会，也谈谈我的看法吧，有不妥之处，请高手教正。5 v$ J- |, P- _: d. h* {3 S
8 m9 \$ M6 l! m& K; x7 [
最近刚好需要改别人的一个板子，到我手上的资料有原理图和PCB文件。: E2 X6 X9 ]! @+ J' T+ r- J' c& p' j6 E9 r
6 \ `- j3 R4 y. d) ]
按照我之前用Allegro+Orcad的经验，改好原理图后，我是肯定是要生成网表，再导入PCB。% n* V5 ~& f; o6 ?1 n( f7 |, x
+ w8 ] o* b9 v5 o+ @' @8 i5 {
要想成功生成网表并导入PCB，首先是要设置好logic和layout的库。
' m f [0 U) z$ z m6 q- k
& U r9 o2 |) l4 [0 c但是我没有库文件，所以就从原理图导出part和CAE Decal，从PCB导出PCB Decal，组成一个完整的库。9 C/ J8 Q- f- q# n6 x( W( V
# }" v9 V3 W, T
之后设置好原理图和PCB的库。修改好原理图后，就生成网表，导入PCB。后来发现完全不行！！
6 \! r- @ x5 H0 N+ ?
1 J) x/ e7 U6 T$ U生成网表报一堆错，导入PCB又报一堆错，根本不能用啊！！
2 j0 o9 l7 w" i& @2 |7 E2 c
/ {6 L/ L2 h) s# }- b折腾半天也不行，后来同事指点用ECO，直接在原理图改，直接ECO到PCB，不管什么库了，就行了，好用的很啊。) o. P( t, e( W/ T
& H+ o' M2 _2 l" p+ V- O
后来反省，应该是导出库的时候已经是有很多问题了，只是没有报出来而已；, o# h# D R1 `/ \5 I
% {- G M0 o3 J0 ~! s( [5 {但反过来想，这个也是PADS的库搞得太垃圾导致的。什么PART、CAE Decal等等繁琐概念，而且很多人做库不规范，如此种种，才有今日结果。, W4 n1 t1 ^" {
S6 h1 I' T5 J5 o2 L, I+ e
总结一下：凡是改别人的图，都用ECO；若有新元件，就单独搞个库来放新元件，之后还是用ECO。ECO可以最大程度保持原图的东西，而生成网表就会丢失很多东西。, L! f8 x$ u+ `: ] }2 I) S$ u& [
|
|
/1 
发表于 2014-5-28 22:06
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主