|
本帖最后由 超級狗 于 2013-8-29 00:08 编辑 ) |' k8 ^ i, b6 h! b. ?$ t
5 {# w# v+ j, V$ H- i) m: b
我不是說有些器件實際應用是不需要的,而是比對芯片資料上的電路圖,COM 可以是負電平輸入,開發板是為了少做一組負電源較方便,所以它不使用負電源而接 GND。
3 _* {( H9 f j5 X
+ q$ q; e& ~9 f; \2 S3 {$ T1 a) M小弟的愚見是,您寫的兩句話都對,唯一不同的是對某些文句的解讀。
2 p# J+ w6 S9 N/ m, e5 Y1 I5 T! B+ Q- r5 v5 U. A+ u: C+ Y0 q
Logic operational for VS from VSS - 5V to VSS + 600 V or 1200 V. Logic state held for VS from VSS - 5 V to VSS - VBS.
: b i( m. h7 j; m& q! J* G
4 P, I! B" k' \這句話只說明邏輯工作電平的範圍,並沒有說負過激(Undershoot)就是 VSS - 5V(約是 -5V),參見同一段話其後的說明。
* {" S0 U2 l+ Z' {/ S% F7 M% Q2 }* d
$ k+ L, R6 J. {8 @For a negative spike on VB (referenced to VSS ) of less than 200ns the IC will withstand a sustained peak of -40V under normal operation and an isolated event of up to -70V peak spike (please refer to the Design Tip DT97-3 for more details).(注意 VSS 的定義是 Logic Ground!假如 COM 如果是負電平,箝位電路還是要拉到 VSS。): a4 d: ?! S5 w* _0 W9 w: m
) ^( |) k6 X. h' d* y7 m7 E
所以,兩個二極管構成的箝位線路(Clamping Circuit)選擇在 -10V 左右似乎也沒什麼不對。 & `/ D5 g: m3 l6 J3 d1 ^
) G" F2 N$ [; P( s6 BVS 的工作範圍是 VB - 25V 至 VB + 0.3V,不要再把 VB = 0V 套進來計算,除非 VB 就是等於 0V。 j* k1 Z; x8 ?* V, x! @
8 W2 V2 W5 R9 A$ s6 D- \舉個例子︰/ ~+ |: O0 E0 {/ I; ]
如果 VB 是 30V,VS 的工作範圍就是 VB - 25V = 30V - 25V = 5V 至 VB + 0.3V = 30V + 0.3V = 30.3V。! l- D Y0 E& X. G6 l) e
e: ?; i. {9 q3 u+ L( S/ B T{:soso_e160:} |
|