7.9EE 无属性铺铜问题

romio2009

各位大神,
4 s+ {# f1 W% |
' a; x' s' a3 H6 n如下图,有个元件从原理图导过来时没有网络属性. 本身也是一个孤立的零件,不与其它元件相连.

用place plane shape铺铜jf ,铜皮会避开这个元件. 也会避开过孔.图中过孔位置,是我我在CES里设计了 via to plane 间距是0的效果.

如何才能让铜皮达到buried的效果呢?

: v1 a6 p$ h7 Y8 W$ k谢谢了.

simhfc

既然是孤立器件，为什么又要与铺铜相连接呢？

romio2009

simhfc 发表于 2013-8-23 21:50
2 K! x& d* d% k7 P, Y* t& P) A既然是孤立器件，为什么又要与铺铜相连接呢？

; U- H# a. c2 }. V2 }4 l/ l后面要做分层资料的提供给客户,那里铜皮避开后,单独的线路层就会有个洞...

yth0

用Conductive Shape不行吗？