|
|
ddr一组组走的意思很明确' m4 Q; F' G" g0 U) g4 ~3 A) w7 u
ddr走线要求尽量做到组内同层走线层面完成连接# M4 y& x4 I4 l! F3 t2 _
一般ddr一组信号8data 2strobe 1 dm 设置bus后整组一起走，效率当然比单根走高，而且也不会混杂信号。
! Z2 J: o8 O2 |# _4 Z* u; f. v画板速度的问题不是心急就能提高的* S2 u# u: d/ E7 a6 t3 P, L. }
多练习 作图呗，大家都是这么过来的: g& H, m5 ?* [. A, d& ?
提高作图速度
/ E2 A, s% x- a: |; E4 x明确走线的先后顺序
2 Z# E% f& _% T2 h; i重要信号先走
3 T: z) [- O) J1 c# X6 r8 c) i7 s5 M再处理剩余非重要信号线7 G7 a% C! \! d4 y& J. u
走线DRC问题：
6 u8 l% k% Q% P `打via的时候尽量做到平整阵列，不要零散打，集中一块完成。这样可以保证走线的齐整
9 t* \/ n/ q3 `3 K) H良好的过孔阵列必然带来走线的优化
2 H) G+ V T3 O在进行连接的时候不要一味地无视DRC 能避免就避免，而不是后期修改
% `9 G0 D+ j; JDRC修改完成一个层面后就关掉，单独显示另一个层面来进行修改，不会显得杂乱无序 |
|
/1 
发表于 2013-8-7 22:40
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2013-8-8 08:41
