求狗粮！输入、输出电容是用来表征什么的参数？大家说说自己看法

xiongbindhu

CI，对于一个输入管脚，就相当于这管脚并了一个CI大小的电容？信号由低电平到高电平就是相当于把这电容充电？从低电平充到VIH的时间跟驱动电流有关？信号频率一定的情况下，CI越大是不是需要的驱动电流越大？芯片管脚的信号频率越高CI是不是就越小？CO又怎么理解？

xiongbindhu

自己顶{:soso_e112:}

超級狗

& S/ g! p( [/ Z3 T
# f. w+ m# }: f8 O( \CMOS Logic Dynamic Power
The device dynamic power requirements can be calculated by the equation:
P_D = (C_L + C_PD) x V_CC² x f
where:
P_D = Power dissipated in mW
C_L = Total load capacitance present at the output in pF
& J% f3 n1 @( `9 ^( v% Q8 S" |# CC_PD = A measure of internal capacitances, called power dissipation capacitance, given in pF
V_CC = Supply voltage in volts
f = Frequency in MHz

{:soso_e104:}

超級狗

$ R& ~, V: G7 c8 w4 m+ J
& i2 |, V% w* M7 E5 \4 S

• C_IN : Input Capacitance - The parasitic capacitance associated with a given input pin.
• C_OUT : Output Capacitance - The capacitance associated with a three–state output in the high impedance state.
• C_L : Load Capacitance - The capacitor value which loads each output during testing and/or evaluation. This capacitance is assumed to be attached to each output in a system. This includes all wiring and stray capacitance.
  

- i* r  n6 q- U# q" @! Y{:soso_e103:}

超級狗

xiongbindhu︰来个详细说明，要大大自己的理解 。

" h: [* F" j$ v( F2 B  [一句話............不會！

3 y6 S7 N7 j# l" A) |4 t{:soso_e127:}

xiongbindhu

超級狗 发表于 2013-8-1 13:07
( r8 i5 m) A8 J一句話............不會！

# @( }0 s' p4 ^. F) P0 p: EUP UP

hy7758521

顶一下，别沉了！

超級狗

* N2 e' u- ^+ k" K( s* Z, ?0 B+ o+ j好啦！來結案一下，我讀了幾篇文章心得如下，若有錯誤請大家指正。

( s5 |! `5 C) a$ iC_IN 和 C_OUT 是半導體製造時伴隨出現的寄生電容（Parasitic Capacitor）。
* z) f, ?, k$ c
就樓主的認知來說，C_IN 或 C_OUT 越大驅動電流會越大，這是對的，如我在三樓所貼的公式。唯一需要修正的是，影響驅動電流（Driving Current）的是負載電容 C_Load，它代表 C_IN + C_OUT + C_Stray（PCB 雜散電容）電路中各種電容的總和，而不是單獨 C_IN 或 C_OUT 的影響。
* s; Z5 [; }4 F8 G( j/ C
C_IN 和 C_OUT 的值雖然會會跟著訊號頻率變化，但並非差異很大。所以第二句話個人覺得應該反過來講，如果你需要比較高的工作頻率，IC 需要比較小的 C_IN 和 C_OUT 值。同樣這個影響也是看 C_Load，非 C_IN 或 C_OUT 單獨的影響。

{:soso_e161:}
0 S' k4 J/ Y# M  I% e
4 O5 D# {3 P5 y( y

xiahang

超級狗 发表于 2013-8-12 20:26
好啦！來結案一下，我讀了幾篇文章心得如下，若有錯誤請大家指正。
. A& v) ]+ S8 m- R( F4 x
" P% D3 g% C8 l1 ^6 K4 _C 和 C 是半導體製造時伴隨出現的寄生 ...

, z% j5 X% ?# W1 U  J! ~  L0 d电容越大，越差！
3 M6 I  N; b1 a影响速度！
- h7 [  }; `* ]这不是L波！电容越大，带的负载越重

honejing

超級狗回答的很棒，但我補充一下：
8 h+ {4 g. ^+ \! n+ }7 F
1. CI，对于一个输入管脚，就相当于这管脚并了一个CI大小的电容？
  B' X. v: a6 R5 l=: )  也不好說是管脚并了一个CI大小的电，應該說是输入管脚電路天生及寄生的電容值和。
0 n1 b; A# ^# Y7 d
2. 信号由低电平到高电平就是相当于把这电容充电？
5 Z( z$ l- W% h( d- i$ Y/ l=  是
0 P9 g% _# @% C
3. 从低电平充到VIH的时间跟驱动电流有关？
* X1 e3 j: q9 {: S$ U" X. C$ I=: ) 是，電容的電壓與充電電流成正比。

4. 信号频率一定的情况下，CI越大是不是需要的驱动电流越大？
= 信号频率一定的情况，你這個頻率不知怎麼理解，對數字電路而言，信號的上升一個 duty 時間內應該要充電到超過 VIH，若不能就會錯失這個 bit，只要 Ci 越大前級的驅動電流就要越大。
: C; b! P- p3 r! ]6 s  b6 J
1 U* }4 ?# P. M6 ?5. 芯片管脚的信号频率越高CI是不是就越小？
4 B" i0 |' b7 o, |3 H= 是的，芯片管脚可接受的信號頻率越高， Ci 越小。

6. CO又怎么理解？
$ }/ K7 K6 b) q=:) 就是芯片输出管脚電路天生及寄生的電容值和。

xiongbindhu

honejing 发表于 2013-8-12 21:43
超級狗回答的很棒，但我補充一下：
% I7 a$ o& ^/ ~& O6 T5 ]" g% w2 `
! g8 H2 X' k* Y5 J$ w1. CI，对于一个输入管脚，就相当于这管脚并了一个CI大小的电容？

“信号频率一定的情况下，CI越大是不是需要的驱动电流越大？”
信号有一个setup时间的要求，通常频率越高这个时间就越小，我说的信号频率一定就是指这个setup时间一定。

honejing

7 Q( D. |# w; {. U0 q2 Z( j

xiongbindhu 发表于 2013-8-12 23:04
“信号频率一定的情况下，CI越大是不是需要的驱动电流越大？”
6 e& _4 J8 G. g. H& \信号有一个setup时间的要求，通常频率越高 ...

: ~8 @2 X3 X2 }' p9 x" f1 USetup 的時間要求與所用的邏輯電路有一些關係，當然運作更高速的芯片，就會用更高速的電路架構或小一些的物理尺寸的電晶體 (三級管)，以縮短 Flip-Flop 的 Setup/ Hold time，而 Setup / hold time 的時間要求，通常是取決於 Logic gate 的傳輸延遲，而 Ci的大小通常是受 input buffer 影響， Ci 大小影響信號的斜率，所以也會影響到時序，但就內部電路而言，它並不會改變 Flip-Flop的 Setup / hold time 的大小要求。