大家帮我看看我画的DDR

jxjc_2008 · 发表于 2013-7-25 12:34

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 jxjc_2008 于 2013-7-25 12:55 编辑

       各位路过的大虾，帮我看看我走的DDR2，思路错了没有。还有几个问题请教：
      1.    9.5的虚拟过孔在做板的时候会做成实孔吗。
      2.    router里面走时钟差分线的时候，如果从BGA引出就是单独一根走线，从DDR开始走的画就两根一起，这是为啥呢{:soso_e118:} ；时钟线不能像地址线那样的拓扑机构那样吗。(只能从BGA到到DDR1，在从DDR1到DDR2).如果大虾你不知道我说的是啥意思的画，你用router走下那个时钟线就知道了。
      3.    用3层好像走不完所有的DDR线，太菜了{:soso_e149:}

123.zip (284.17 KB, 下载次数: 178)