PI仿真关注的频率范围是怎么确定的？

serenaa

有人说，只需要关注100M以下的，有人说500M以下的，这个的依据是什么的？
$ ~! V) I3 j# X: w4 n3 [9 M) I# u3 U
板级的PI仿真不是需要看我们关注的信号频率吗？比如芯片A上运行的额信号频率是1G，我们不是应该关注1G频率上电源的完整性？但是资料上说600M以上的电源完整性仿真需要考虑芯片内部的电容参数，如果不考虑，仿真结果已经不准确了。同时100M以下的仿真结果主要取决于VRM的设置，但是VRM得参数设置中有些参数是拿不到准确值的，那么这么仿出来，结果也不是准确的。
  v+ V6 B. r7 N- Z# i' u
那么cadence sq给出的仿真结果，在哪个频率段上是准确的呢？同时，大家做电源完整性仿真时，都是关注哪些频率呢？
) ?6 x4 l) Z" p) G* [7 {- R) G
) a# v; a/ G( F) h3 f求指教啊

willyeing

其实是看芯片的，像altera siii系列好像只要在板级上控制到30MHz就可以了，关于30MHz一下的频段，以上由芯片管了。靠板级控制是不行的，关键是基板与芯片级的电源完整性做的好不好，也就是芯片那个裸片die上的电源完整性做的好不好。实际对板级的要求是由设计芯片的人员提出需要控制的频段，可惜很多国内芯片人员做不到这一点。

willyeing

还有VRM加电解大电容管的是1MHz以下的频段。VRM管的低频KHz级。

jianguozoe

其实在PI仿真的时候，要首先将电源分类，像内核电源的话，一般关注的频率不是很高，80MHz左右就可以了，2楼所说的有些芯片可以更低；像IO电源一般要求关注到150MHz左右，更高频率的话首先由封装电容进行去耦，然后由die电容进行去耦。还有一类敏感电源（如模拟电源）一般要求添加磁珠进行隔离。如果要仿真的话，最好能够拿到所有的模型，进行全链路的spice网表仿真，那样的结果比较准。否则对板级仿真仿真的话不用关注太高的频率。如果没有相应的芯片去耦模型的话，后面的频段是不准的。