allegro 导入网表出错

wwzsxcq

不知哪位大仙可以帮忙看看这个是为什么呢？谢谢！
- R5 l! _" ^/ O. X; n* eIPUP_ETCH FALSE;
RIPUP_DELETE_FIRST_SEGMENT FALSE;
  ?0 W3 I: Z4 ]* tRIPUP_RETAIN_BONDWIRE FALSE;
RIPUP_SYMBOLS ALWAYS;
Missing symbol has error FALSE;
SCHEMATIC_DIRECTORY 'E:/学习资料/cadence_practice/my_schematic';
BOARD_DIRECTORY '';
0 [2 D' l- |' s# JOLD_BOARD_NAME 'E:/学习资料/cadence_practice/my_pcb/dsp6713.brd';
NEW_BOARD_NAME 'E:/学习资料/cadence_practice/my_pcb/dsp6713.brd';
; O; O, e% y" \9 h2 B
CmdLine: netrev -$ -i E:/学习资料/cadence_practice/my_schematic -y 1 E:/学习资料/cadence_practice/my_pcb/#Taaaaaa03712.tmp

------ Preparing to read pst files ------
. r0 Y* O/ X) L# p+ ]' l' W

  ]8 I% X" O2 f* f- I#1   ERROR(24) File not found
     Packager files not found
  m7 T% n' z) Z) k( q; O
3 U/ ^3 G7 |+ `#2   ERROR(102) Run stopped because errors were detected

netrev run on Jan 20 15:58:54 2013
) g* c  Z8 h2 G# ?
   COMPILE 'logic'
; C* Y5 M! [0 p7 A6 ?   CHECK_PIN_NAMES OFF
2 g8 b7 V) {/ H: N8 P! Y# C3 C   CROSS_REFERENCE OFF
! t% w+ L; f' G$ }. V8 ^   FEEDBACK OFF
; s5 {4 r  J9 `( y5 y) g( k   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
; d8 a& o' x/ `; j1 ]1 j, [   MAX_ERRORS 500
/ N2 L+ {8 p9 e: [   MERGE_MINIMUM 5
+ i- p6 K- E; y/ f8 c. @   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
5 I1 z! }$ {0 N1 J5 p( {2 ?   OVERSIGHTS ON
/ ~5 p, ^0 s% _  ]' \2 M* L- O  S   REPLACE_CHECK OFF
' e; Q0 |& ]# {" i  R   SINGLE_NODE_NETS ON
9 C7 }8 Q/ T5 G- s   SPLIT_MINIMUM 0
  f1 N6 z: k& W  R7 N" N; ~   SUPPRESS   20
' w# u2 {7 B) p3 T! o. w   WARNINGS ON

  2 errors detected
No oversight detected
No warning detected
, Q! c& [$ I; Q6 V5 X
cpu time      0:00:31
elapsed time  0:00:00

wolf343105

有中文字符.

wwzsxcq

wolf343105 发表于 2013-1-20 17:23
0 D: M% \' e8 }有中文字符.

0 L/ A- M  Q1 |谢谢，不过这下我改成英文了，好像还是不行，求解······
& D9 k6 u, S7 P( l(---------------------------------------------------------------------)
(                                                                     )
(    Allegro Netrev Import Logic                                      )
5 x* _' r9 D. h3 r- x2 S(                                                                     )
" b- G/ F! i) ]! @9 B  k(    Drawing          : dsp6713.brd                                   )
(    Software Version : 16.5P002                                      )
(    Date/Time        : Sun Jan 20 17:36:09 2013                      )
" v( }6 R( V; o2 |' l6 I) ?( c(                                                                     )
! y. Z$ P7 _& d+ ?6 y(---------------------------------------------------------------------)
; j- @; I! R4 s
/ _, T! Y6 F5 t
& @) }1 ?& X" X& b; q3 o5 @------ Directives ------
) e+ A- c8 d5 ^. L% T7 {- Q2 `$ H
RIPUP_ETCH FALSE;
- {, Y# o) w" d" `; b1 K# uRIPUP_DELETE_FIRST_SEGMENT FALSE;
RIPUP_RETAIN_BONDWIRE FALSE;
RIPUP_SYMBOLS ALWAYS;
: W) X5 P5 f2 J1 h' h# tMissing symbol has error FALSE;
SCHEMATIC_DIRECTORY 'E:/learning/cadence_practice/my_schematic';
& C! V  r! m+ E3 }BOARD_DIRECTORY '';
OLD_BOARD_NAME 'E:/learning/cadence_practice/my_pcb/dsp6713.brd';
NEW_BOARD_NAME 'E:/learning/cadence_practice/my_pcb/dsp6713.brd';

8 |" M$ L  c5 j3 e9 s2 [CmdLine: netrev -$ -i E:/learning/cadence_practice/my_schematic -y 1 E:/learning/cadence_practice/my_pcb/#Taaaaaa02008.tmp
1 W1 x+ ^/ [. i, o' k2 h. q
* G7 q. S: B" {% h6 n  N, q0 X------ Preparing to read pst files ------


3 w" E/ y# _- t, [# f2 e, N#1   ERROR(24) File not found
     Packager files not found

1 I3 D& T9 N8 E/ w; Q. b# Z+ h  Y#2   ERROR(102) Run stopped because errors were detected

netrev run on Jan 20 17:36:09 2013

wwzsxcq

刷个屏，请大神帮忙瞅瞅啊······

amaryllis

网表应该没导出来，allegro找不到相关的文件

wwzsxcq

amaryllis 发表于 2013-1-22 09:44
网表应该没导出来，allegro找不到相关的文件

4 a1 I# Q6 a1 ^创建网表时好像没提示错误啊，建立allegro文件夹里面的东西如图中所示，不晓得是不是有了，第一次玩这个，麻烦瞅瞅啊，谢谢

wangfeif8

网表路径不对，导入时检查下是不是你导出网表的那个文件夹。

amaryllis

wwzsxcq 发表于 2013-1-22 19:53
创建网表时好像没提示错误啊，建立allegro文件夹里面的东西如图中所示，不晓得是不是有了，第一次玩这个， ...

0 K% [& Y( S! w1 d. u. U6 n网表路径不对，你的网表出在allegro文件夹下面，但是导网表的路径却设置在上一级，即my schematic下面

wwzsxcq

wangfeif8 发表于 2013-1-22 21:39
9 W8 d" K: D( v) M. w0 c8 U# z网表路径不对，导入时检查下是不是你导出网表的那个文件夹。

9 v7 E* v; |5 V  a) S谢谢，导进来了

wwzsxcq

amaryllis 发表于 2013-1-23 17:20
网表路径不对，你的网表出在allegro文件夹下面，但是导网表的路径却设置在上一级，即my schematic下面

4 \6 Y8 e  [, i$ U/ f谢谢，导进来了，呵呵

霏雨雪

wwzsxcq 发表于 2013-1-24 22:32
谢谢，导进来了，呵呵

终于看懂一个。。。