又一块PCB，进行了部分改进

liyumingyh

此块板子已经能跑安卓系统了。用的AD10.0画的。但是有个问题，在用FROM-to-edior做T点的时候，经常测量不准，出现莫名其妙的长度。我后来用的NET的功能进行调整的线长。不知道大家遇到过没有？个人感觉没有CANDENCE好用。欢迎大家拍砖。

jimmy

MARK...

- }% y4 c* d% i& H  B明天看。

cartman

这还有说没摸到门的，还给不给作为菜鸟的一点信心？

haoshanmi

AD我也发现那个问题！不知道是不是设置问题~！
' d% C$ {2 O4 M) A& d板子瞧瞧，学习下！

liyumingyh

评价的人很少呀

liyumingyh

Randy1022

还在看，板子画的不错！

liyumingyh

Randy1022 发表于 2013-1-17 09:14
还在看，板子画的不错！

: t% P3 n" H; R3 M5 a给点客观评价哈，交流交流

黄元彪

向高手致敬

huangxiong

粗看了一下，一看就知道没有正规培训过的，线宽I2C的两根线线宽都不一致，孔打的杂乱无章，差分线都没有设置，3w规则更是一点都不懂，唉，好好练吧。

flyover

走线技巧，。。。该走差分的没走差分，不控阻抗吗？线宽还不一样。一些4mil，一些5mil。孔也没有打齐。你的地平面不是负片层，而是信号层，间距也太近了

北漂的木木

高手都是在深山老林隐居啊

leelsuc

太差了。需要狂补理论课。

haoshanmi

flyover 发表于 2013-1-21 16:42
7 ~" ~- c5 a6 l5 T走线技巧，。。。该走差分的没走差分，不控阻抗吗？线宽还不一样。一些4mil，一些5mil。孔也没有打齐。你的 ...

1 v7 |/ ?% @% `. ?: h( v, S( D需要走差分的都走了啊，只是没有设置而已！线宽不一样啊，看看！过空没打齐是指什么呢？板子受层数的影响，确实参考平面是信号层，距离太近是指层叠太近了么？

haoshanmi

现在板子高频率跑不上去，大家给点建议，现在重新改版
5 R2 e* F( v$ r( r* B1、地参考平面完整性的调整（过孔位置调整）
  [& i" t# e9 u: l. I+ V! e2、DDR3严格规范走线
/ S* Z, a+ k: m6 y+ _! l2 d2 [# B3、绕线技巧的改善
还有哪些比较关键的地方需要改善，大家给些详细的建议，谢谢！{:soso_e183:}

77991338

haoshanmi 发表于 2013-1-31 16:09
现在板子高频率跑不上去，大家给点建议，现在重新改版
+ D% g$ R/ r1 _; k% }$ g1、地参考平面完整性的调整（过孔位置调整）
2、DD ...

) I! h( m1 h, i$ i, Z/ l6 C" X
- a+ ~$ w" f! x' c就DDR部分来说...你的数据线如果实在做不到统一参考平面...那起码也要同组数据线同层...就如DRAM_D0到DRAM_D7这八根线要与DRAM_DQM0还有DRAM_SDQS0这对差分同层 一共4组线数据线....既然你有两片DDR的话....可以考虑下在地址线上串个22Ω的电阻...DDR的时钟差分就不说了....没个差分样子...不管是电阻的哪端都要严格差分形式...而且差分绕线的方法也不对...要绕就在焊盘出来附近绕...不要在走线途中绕....时钟差分等长要求一般是组内5mil以内.电阻两断的走线都要计算在内的....
; W2 I- K  U9 W" C, H: M7 I4 {$ f
- x5 h9 X% L( w, P- b2 ^# W& G最近做的两块有关DDR的PCB截图....

0 O- ~0 C7 D3 H3 e, \5 R

haoshanmi

77991338 发表于 2013-1-31 19:02
7 U. {8 l9 f# G" l$ R/ N就DDR部分来说...你的数据线如果实在做不到统一参考平面...那起码也要同组数据线同层...就如DRAM_D0到D ...

谢谢版主的指点~！此板子跑安卓系统200M就跑不起来，版主认为哪个地方的不到位是最关键的呢？是否是差分信号的处理呢？当然版主的指导在下版全部都改正！主要是现在时间很急，下一版要跑上400M才行！楼主多多指点下，这方面我们经验很少，谢谢！