xiaoyunvsmm 发表于 2013-1-11 10:14 9 n5 @% v% d F1 L
对了,我还想问问,DDR2的地址信号不用接在DQ专用引脚上对吧?呵呵,谢谢~~
5 S4 F U: o, Q, g7 N : K+ x" w" q4 I/ x: l那个是没有这种特殊的要求的。但是不要和数据引脚太远,尽量在一个bank内。最好做个project仿真一下,满足时序要求不。 5 `4 g$ Y, O1 k' k: z你可以到altera官方网站上下个开发板的包,里面有原理图和PCB版图。 * a$ K+ a, M; h8 `% z+ r) V: l你可以参考一下。