找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 578|回复: 1
打印 上一主题 下一主题

有关栅格点的问题

[复制链接]

23

主题

75

帖子

424

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
424
跳转到指定楼层
1#
发表于 2012-12-7 11:55 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
弱弱的问下' x$ y# Q$ i9 \; E9 r

1 d' m* n9 ^  F! d3 o- L5 J" l! S  在布局与走线时,大家都是按着栅格点来的。我有个疑问就是,有时一个元器件(比如说是CPU),四周的空间有限,而按着栅格点对齐放的话,可能放不下,此时大家是如何做的?(自己习惯不好,差不多都是设很小栅格点来布局的)- g: Y2 O: I+ h5 Q2 {% h+ \0 {7 S5 k. k
6 Y% D% X* T+ W
  还有走线时,有的元器件中心点出线方式并不一定刚好在栅格点上面,此时大家是如何处理的?大家可能会说,不管是不是在栅格点上面,都是可以从栅格点上面看出来的。这个是可以通过栅格点看出来的,(但是对于密底比较大的PCB来说,并不能刚好保证走线的间距刚好等于安全间距,可能要大于那么点)走线之间的间距如果都比安全间距都要大那么一点的话,是很浪费有限走线空间的。
) T2 w5 u! D8 Z
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

0

主题

4

帖子

-1万

积分

未知游客(0)

积分
-11952
2#
发表于 2013-4-20 15:16 | 只看该作者
学习了,谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-28 00:08 , Processed in 0.076979 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表