siwave5的电源阻抗分析问题？

willyeing

有的芯片比如DDR2他有n多电源管脚，是每个电源pin脚都看，还是创建电源group和地group整体看，目前我是2个都看一下。

eeicciee

个人觉得，要看你仿真什么方面，要得到什么样的结果。然后再决定怎么仿真。
: x: t% Z& S5 y如你上面所说，我不知道你要仿真什么。是DDR的电源波动对DDR信号的影响？还是什么？

willyeing

eeicciee 发表于 2012-11-7 09:50
, L& c1 ^5 {1 }& M' U  K个人觉得，要看你仿真什么方面，要得到什么样的结果。然后再决定怎么仿真。
如你上面所说，我不知道你要仿 ...

我要看电源的阻抗曲线控制的咋样？是看每个pin还是看整体group，那么在siwave建group的话主要是评估啥。

eeicciee

电源的阻抗曲线控制的咋样不是由SIWAVE决定的，而且由芯片设计者，封装邦定者决定的。所以你应该从IBIS模型下手。（个人看法而已,要请版主指导才是硬道理）
Siwave 的Pin Group主要有什么用，我也就知道了。

honejing

虽然每一个 Power pin 会有一点小差异，但是还是把它 Grouping 起来看就可以。

willyeing

我在10MHz处差得pin最大是0.32欧姆，最小的pin阻抗是0.1，而group后是0.023。这个是咋分析呢。我目前觉得这个group应该是所有pin阻抗的并联值吧。但是如何评估它是符合要求的呢。


0 m9 P- G( x- C( l* I- E9 X6 q
; V7 I& ?" X0 }0 |+ D
6 i) h# A: J6 J1 P4 b" [& b

honejing

pin阻抗的并联值吧？
= 是。
因为电源也是由各 pin 供给进来的。更深入的就涉及芯片内部了，你先照顾 PCB 的部分就好。

willyeing

honejing 发表于 2012-11-7 12:46
pin阻抗的并联值吧？
" W0 R( ?, p2 X; U! l9 j/ S= 是。
0 _5 K( X. D3 T8 }& u) Y因为电源也是由各 pin 供给进来的。更深入的就涉及芯片内部了，你先照顾 P ...

我也要照顾芯片那边的了。要提出芯片电源设计的建议啦，拔苗锄长哦。

eda-chen

grouping之后相当于管脚并联,你可以在每个管脚上各放置一个电流源在远端观察电流值,再与单独管脚供电比较一下就知道了

willyeing

eda-chen 发表于 2012-12-15 19:59
grouping之后相当于管脚并联,你可以在每个管脚上各放置一个电流源在远端观察电流值,再与单独管脚供电比较一 ...

- j9 |' }0 d- v没有理解，能否说的详细些。

eda-chen

你在做直流压降的时候是不是要定义一个电流源？比如你选择了20个管脚，grouping前整体设置5A的话，电压源处测得的电流在不到5A，grouping后整体再设置5A，电压源处测得的电流约不到100A，所以很明显，grouping是管脚并联了，这是为了研究区域电源用的，而不是单个管脚，即忽略了个体；从你那个管脚测试的结果是同一个道理；
本身PI目前就做不到精确控制，暂且停留在优化的层面，除非出现较精确的电容、环境模型，现在假如你说电容的模型简单的用ESL,ESR来代替的话，真的不大靠谱；以前上海某公司给某单位作出的电容优化方案，居然给客户精确的提供了电容个数以及具体参数，你觉得靠谱吗？那只是运气罢了。