找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 829|回复: 3
打印 上一主题 下一主题

[仿真讨论] 时钟信号并联电阻的作用

[复制链接]

21

主题

47

帖子

622

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
622
跳转到指定楼层
1#
发表于 2012-9-12 08:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
求教:在做PCB板layout的时候,很多情况都有差分时钟并联电阻,不知这个并联电阻与时钟芯片有什么样的关系?
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

5

主题

1254

帖子

2680

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2680
2#
发表于 2012-9-13 15:01 | 只看该作者
并联电阻一般用作阻抗匹配的吧!!

14

主题

119

帖子

1304

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1304
3#
发表于 2012-9-20 15:50 | 只看该作者
有可能是消除差模干扰,楼主可以贴图看看;

39

主题

287

帖子

1704

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1704
4#
发表于 2012-10-11 15:53 | 只看该作者
怎么个并联法,是直接接在差分信号的N、P端吗,没见过耶。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-23 08:47 , Processed in 0.054198 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表