从allgero导入到SI wave后出现的情况

yangyansiw

! `( p0 x8 K2 U) c% Z
这是在allgero里面的情况：


' U( r+ W* x* r. A这是在SI wave里面的情况：

5 R2 {3 x$ t2 M0 O; u2 y! E9 H, B
1 n! D. W( [& f0 F4 E可以明显看到会生成一些没有网络属性的plane，这样导致内部的线全部短路了;

* [5 \) a: w# _* I
8 k& o1 \8 p, X% O/ H这是在allgero打开保护层place_bound_top和place_bound_bottom后的效果
7 i' S! Z8 ~  n: w# w
" T# F" M+ s! h2 N
+ `! Z/ \6 W& @) |! E# G, S7 Y! ^; c

/ J" |: n  G: `( \发现就顶层出现了问题，底层的话是没问题的，奇怪：
. k# ~7 d5 y1 Z7 m5 a
, e& q, |+ K! q& M' Z底层图

9 V/ w9 |8 I& f感觉在导入到SI_WAVE时把place_bound导入了，但还是有些问题一是，主芯片BGA颗粒的bound已经被我删掉了，它还是会生成的，二是我bound那层导出的时候是不显示的，还是软件自动选择的 ，比较疑惑，望有人解答：

yuxuan51

siwave是会出现一些将非金属层转成金属层的错误，我一般就是在siwave里手动将那些生成的错误金属层删除，第二个建议你可以试下在打开封装文件，去掉place_bound和其他对电磁仿真无关的层再保存，然后替换掉原来的封装文件，不过这个方法我没试过，不知道可行性怎么样。

yangyansiw

yuxuan51 发表于 2012-9-7 13:26
, B; a, I" S' Usiwave是会出现一些将非金属层转成金属层的错误，我一般就是在siwave里手动将那些生成的错误金属层删除，第 ...

! L9 v$ Z: e, Z  j  U
   嗯 谢谢 版主的建议 考虑到做原件封装实属不易，所已没有改，不过进过提醒确实感觉是封装多余层的问题，每个原件都会在顶层留下一个或者两个没有网络的plane，还有在删除过程中发现subtract很好用，没有铺铜的地方，使用subtract在悬着矩形或者。。，删起来很便捷。。。