电巢直播8月计划

EDA365电子工程师网»技术社区 › 电子技术社区 › FPGA/ASIC/CPLD论坛 › 基于FPGA的跨时钟域信号处理——亚稳态

发新帖

查看: 502|回复: 2

上一主题

下一主题

基于FPGA的跨时钟域信号处理——亚稳态

8 主题	13 帖子	-1万积分

未知游客(0)

积分: -11959

发消息

电梯直达

跳转到指定楼层

1^#

发表于 2012-9-6 10:51 | 只看该作者回帖奖励

回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

帮助初学者深刻理解亚稳态，以及怎么处理亚稳态。

基于FPGA的跨时钟域信号处理——亚稳态.doc

184.5 KB, 下载次数: 56, 下载积分: 威望 -5

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友 微信

收藏0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

4 主题	111 帖子	999 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 999

发消息

2^#

发表于 2012-9-6 14:23 | 只看该作者

和我们今天培训内容一样一样的

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

8 主题	13 帖子	-1万积分

未知游客(0)

积分: -11959

发消息

3^#

楼主| 发表于 2012-9-6 14:28 | 只看该作者

不会吧。在网上看看就可以了。在实际中写代码的时候用的上.

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

发新帖

推荐内容 /1

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-24 11:51 , Processed in 0.058303 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表