关于我对DDR2走线规则的理解，欢迎高手指点。

NIWO99 · 发表于 2012-8-14 21:08

您需要登录才可以下载或查看，没有帐号？注册

x

我自己整理了一下，做了个文档。大家拿去看看哈，不对的地方望指点。谢谢！

新建文件夹 (3).rar (2.21 KB, 下载次数: 161)

rose_333 · 发表于 2012-8-15 14:10

误差作的是可以的，只是线长长一倍，我们都是做1200mil的。

carolyn8507 · 发表于 2012-8-15 15:07

线宽都是5mil？不应该通过阻抗计算得出吗？

NIWO99 · 发表于 2012-8-15 21:20

本帖最后由 NIWO99 于 2012-8-15 21:29 编辑

rose_333 发表于 2012-8-15 14:10
* K- V7 {! {2 `- [9 z& y' i误差作的是可以的，只是线长长一倍，我们都是做1200mil的。

我的意思是说，最长时不能超过2500MIL.

NIWO99 · 发表于 2012-8-15 21:28

carolyn8507 发表于 2012-8-15 15:07
, d2 Y2 k" K4 @4 z5 Z; v线宽都是5mil？不应该通过阻抗计算得出吗？

其实线宽是可变的，一般4到6MIL之内，可根据板厂实际生产能力算出。主要是帮我看看线间距和等长要求是否正确，差分对里面是否包括UDM,LDM？我看有些资料上没有要求UDM,LDM走差分？我也不知道这两根线是用来做什么的？

chenlinfeng88 · 发表于 2012-8-19 10:09

楼主，你使用的是什么软件作图？PADS Layout进行DDR设计是不是很大困难？

jekyllcao · 发表于 2012-8-19 16:30

DDR2最多能Support 8根DIMM，最外面那根线长估计是不够。相互之间的时序绑定是可以的。

tianjing · 发表于 2012-8-21 17:37

我要学习

NIWO99 · 发表于 2012-8-25 15:44

chenlinfeng88 发表于 2012-8-19 10:09
. P2 Q! s6 G; u楼主，你使用的是什么软件作图？PADS Layout进行DDR设计是不是很大困难？

比ALLEGRO还简单，只是你要会用ROUTER。

NIWO99 · 发表于 2012-8-25 15:46

jekyllcao 发表于 2012-8-19 16:30
. x$ v+ F* g! u7 y. fDDR2最多能Support 8根DIMM，最外面那根线长估计是不够。相互之间的时序绑定是可以的。

ALLEGRO的多线同时走的确方更，听说PADS的最新版本也有这个能力。

chenlinfeng88 · 发表于 2012-8-26 22:06

NIWO99 发表于 2012-8-25 15:44 + ~2 V \/ Z# l6 `* J
比ALLEGRO还简单，只是你要会用ROUTER。

但是使用PADS Router画完使用什么进行仿真？

xuxu5586 · 发表于 2013-9-3 16:50

ALLEGRO的多线同时走的确方更，听说PADS的最新版本也有这个能力。

xiaoyangren · 发表于 2013-9-6 15:07

同组之间的误差是不是要去的有点小呀？10-20mil，那绕线狠麻烦啊。绕的狠累人。

		自动登录	找回密码
密码			注册

[仿真讨论] 关于我对DDR2走线规则的理解，欢迎高手指点。