BUS仿真问题

qaf98

; ~* x% f( L; H+ w0 d今天在DDR3BUS仿真遇到一个问题：
. u; {0 l. M% X- x4 o" H8 I1：DQS和data时序分析。设定如下
+ q% ]/ T3 [* Q1 }' _
( `0 w2 D# t5 V. U" s  G* Q5 G) A
/ f% s* ]7 f) J7 l+ o) P; Z1 a, s2：仿真后结果如下，read可以出结果，但write操作时无结果。


; _8 _; T$ M" s3 e7 J! ~1 t7 K& r/ j4 k3 i我看了下，我觉得应该是MODEL选择的问题。感觉很奇怪。
# ?* [( t( V. R/ x  f* X& d奇怪的地方是。U3是cpu  model选择DIFF信号WRITE时，给定了DRIVE ,RECEIVE..  ,,
, G8 C6 v! h' B但READ模式，没有给定DRIVE ,RECEIVE。
. f( f- h/ x: T! A但仿真的结果反而是read可以出结果，但write操作时无结果。
晕了

qaf98

Driver 驱动端模型
( p' k* H- Y3 |2 O/ Q' T! p2 c5 KACTIVE RECEIVER  工作状态的RAM
standby receriver    非工作状态的RAM。（本例子就点到点拓扑，所以这项没有用）   
# D! x# {7 x2 m对data来说： U3写和读 U16时，  2,3行的模型交叉选择就OK。
) w* t2 w7 \  ^) b. R但问题是 DQS写给了模型，但是读的时候，也该给个选项我来指定模型啊，可惜没有。
3 C8 r7 H' U& [9 \请大家给点意见