差分线等长问题

sara83724

我现在有一块板子，差分线等长时遇到了点问题：芯片端有pin delay, 到接口端也有pin delay，中间有去耦电容，layout时按分段等长布线，未管控总等长，我的问题是这样做行不行？是不是也要管控总等长？总等长是不是要加上两端的pin delay?
速度是6G，分段等长要求<5mil，所以若不管总等长，结果会有>20mil情况，这样做板子基本上是不能用了吧？
有点着急加担心，高手们指点啊

vk_yase

你的问题解决了吗

sara83724

vk_yase 发表于 2012-7-29 15:07
! n0 |1 ?3 x- F" e3 V( X) L+ s你的问题解决了吗

" F0 k- G7 A; T3 e# r& K恩, 解决了. 现在做的板子都是分段等长, 也要总等长

kinglangji

不太懂呢,什么叫接口端,中间的去耦电容是什么意思?