差分线等长问题

sara83724 · 发表于 2012-7-26 18:05

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

我现在有一块板子，差分线等长时遇到了点问题：芯片端有pin delay, 到接口端也有pin delay，中间有去耦电容，layout时按分段等长布线，未管控总等长，我的问题是这样做行不行？是不是也要管控总等长？总等长是不是要加上两端的pin delay?
速度是6G，分段等长要求<5mil，所以若不管总等长，结果会有>20mil情况，这样做板子基本上是不能用了吧？
有点着急加担心，高手们指点啊