EDA365电子工程师网

标题: 差分线等长问题 [打印本页]

作者: sara83724 时间: 2012-7-26 17:49
标题: 差分线等长问题
我现在有一块板子，差分线等长时遇到了点问题：芯片端有pin delay, 到接口端也有pin delay，中间有去耦电容，layout时按分段等长布线，未管控总等长，我的问题是这样做行不行？是不是也要管控总等长？总等长是不是要加上两端的pin delay?
速度是6G，分段等长要求<5mil，所以若不管总等长，结果会有>20mil情况，这样做板子基本上是不能用了吧？
有点着急加担心，高手们指点啊

作者: jkokomo 时间: 2012-8-3 21:53
差分线不是首重等长吗？只做分段，总长不相等不行吧。

作者: sara83724 时间: 2012-8-6 11:10

jkokomo 发表于 2012-8-3 21:53
1 r) f' {$ i5 Z; W/ B3 c& ^+ K差分线不是首重等长吗？只做分段，总长不相等不行吧。

感谢回帖，恩，是的，查了intel的资料，总长也要在5mil内，分段等长后，总长也要满足。。。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)