怎样通过back annotation检查pcb layout是否与schematics一样？

cheerkitta

画完板子总需要检查connection是不是都正确吧，但是不知道怎么check layout vs. schematics。
: d( m: ~' J5 L
+ q9 Z2 E- c8 I貌似是用back-annotation？怎么重命名元件，已经为什么需要重命名呢？

* E; E2 s# `7 X( `3 \多谢各位大师

rx_78gp02a

检查是否一致用的是网表对比吧，back annotate在非同步的情况下是不能够执行的，切记，不要在pcb和原理图不同步的情况下重新对pcb的器件进行编号，这样，你的pcb即倒不进网表也没法把重编号的信息反标到原理图中。

hejiabei77

rx_78gp02a 发表于 2012-6-29 08:36
检查是否一致用的是网表对比吧，back annotate在非同步的情况下是不能够执行的，切记，不要在pcb和原理图不 ...

谢谢版主

cheerkitta

谢谢！

cheerkitta

rx_78gp02a 发表于 2012-6-29 08:36
检查是否一致用的是网表对比吧，back annotate在非同步的情况下是不能够执行的，切记，不要在pcb和原理图不 ...

0 c$ c& u$ N1 h* N9 C大侠还有个问题
+ I$ n5 B: D: C/ e
5 A) l( H  B; D, @; z试了网表对比（design compare），导入的netlist应该是什么格式呢？我试了导入3个dat文件都说不识别。
# l& \$ i& g7 P- G; U( a  `4 G+ f
另外怎么同步pcb和原理图？是用back annotate吗，具体怎么操作呢？

ghfghyb

为啥要通过修改PCB来同步原理图啊！！这样容易出错，建议还是以修改原理图再更新到PCB，这样才能保证设计的正确性！！
3 `4 }! y( C3 f' K4 T. e  B你把PCB放在原理图自动生成的文件夹下（在原理图的文件层面会有一个allegro的文件夹），按顺序打开原理图，PCB，再把PCB update一下，就可以进行同步了！！不过好像不支持反标！！！

rx_78gp02a

cheerkitta 发表于 2012-7-5 02:33
4 i5 c3 c9 Z: E* F9 ^4 X) @4 G+ H大侠还有个问题
3 l+ ]+ \/ a  |) o. N+ v! t
& R  ^5 y4 V1 j3 c试了网表对比（design compare），导入的netlist应该是什么格式呢？我试了导入3个dat文 ...

: n4 W/ y" ^- X1 H" {# Ohttps://www.eda365.com/thread-6239-1-1.html
http://wenku.baidu.com/view/58ddae2bbd64783e09122b84.html
  U  B( ^  `# `, c- ^3 d' E4 w
分别是第三方网表对比和第一方网表对比

hejiabei77

看一看

cheerkitta

ghfghyb 发表于 2012-7-5 07:47
为啥要通过修改PCB来同步原理图啊！！这样容易出错，建议还是以修改原理图再更新到PCB，这样才能保证设计的 ...

不是想通过改PCB来同步原理图。是布完线之后想看看做完的PCB电路跟原来的原理图是不是一样，有没有连接错误..

ghfghyb

那就肜原理图重新进行一次update，就可以了，这样是最安全的！！

cheerkitta

ghfghyb 发表于 2012-7-5 23:51
那就肜原理图重新进行一次update，就可以了，这样是最安全的！！

具体怎么操作啊？不太懂。。。
$ j1 o4 z9 }. \* h- v# f
不好意思啊 刚接触这个软件

cheerkitta

rx_78gp02a 发表于 2012-7-5 08:23
3 d" V% c' f0 k" Q+ d4 u; u+ ehttps://www.eda365.com/thread-6239-1-1.html
http://wenku.baidu.com/view/58ddae2bbd64783e09122b84.h ...

大侠 不好意思还有个问题
5 j* Z% j8 w9 z# S
试了design compare，原理图那边的网表没问题，但是PCB这边，比如我还没开始布线，直接打开design compare后显示的xml文件里，已经含有所有的布线信息了。
! V2 C9 d: `2 D3 ]) g" i# {8 d
1 Z6 e. I0 t( B. M# `+ A貌似这份xml文件不是对应PCB本身的，怎样才能正确导出PCB的xml网表呢。
8 ]: L* o- ~/ f) Q1 s( l
  g9 _1 K7 t4 V8 H! w麻烦你了，多谢!

ghfghyb

cheerkitta  发表于 7 小时前
具体怎么操作啊？不太懂。。。
, b: \1 r  I7 J0 l' A  F不好意思啊 刚接触这个软件

, Q- ?9 G# x) _) o* l4 D/ v  P' G; O在原理图工具中打开tools---create netlst
) n& R& `$ I" y" ^勾选create or update.....
/ ^  O/ b! a  n7 l" f选择需要更新的PCB，输出PCB。就搞定了！！

zn383462925

rx_78gp02a 发表于 2012-6-29 08:36
0 x3 n2 t- H3 x) u( j检查是否一致用的是网表对比吧，back annotate在非同步的情况下是不能够执行的，切记，不要在pcb和原理图不 ...

+ v) ^- z3 S8 q" x& g, n, s- b' X3 J请问版主allegro的第三方网表是否支持back-annotation的功能？如果支持，操作是否与第一方网表一致？