拒绝闭门造车，布好局的PCB，请大家过目，征求意见

smartin

本人对SMT 的layout 规则不了解，
比如，底层，顶层贴片焊盘间隔分别是多少？
; j) C! ?2 w# [+ |0 }      底层不垂直与波峰焊方向，能否顺利过波峰焊
% X2 A1 j" b& V6 P/ s      有头没有太多的资料参看，不想盲目的Lay 下去，附上PADS  PCB希望大家给点关于工艺方面的意见。
% x. h4 |5 p4 M+ K8 C8 I       Desktop.rar (163.67 KB, 下载次数: 295)

2012-1-30 19:26 上传

点击文件名下载附件
pcb
下载积分: 威望 -5

血夜凤凰

话是这么说 可实际的时候并不是那样的 工程师们都是先考虑时间节点 然后才考虑工艺的 比如BGA画个封装建个库做个标记就完事了 可是就这样你周围的贴片放得过近 你热风吹BGA 或者 你拆BGA的时候 你的BGA周围的那些个小贴片时间一长就被烤焦 这个概念一开始设计的时候就得控制 等事后再麻烦就马后炮 到时候还得开倒车返工 而且还修不好 随时还得不停的拆除周围的件 因为长时间烤都烤焦掉了 或者是受热时被热风给吹飞吹移位了

navy1234

波峰焊接面除开不能布的器件外，就是注意“阴影效应”

navy1234

如果是一面回流一面波峰焊的话，波峰面注意
0603以下、SOJ、PLCC、QFN、BGA、1.0mm Pitch以下的SOIC、本体托起高度（Standoff）＞0.15mm的器件不能放在波峰面；QFP器件在波峰面要成45°布局；磁珠器件建议不要放在波峰焊一面，因为有拉尖的可能性较大，排阻不能放在波峰焊面；考虑波峰焊热冲击和CTE不匹配的问题会导致可靠性降低，对于大于2125的陶瓷电容封装建议最好不要放在波峰焊面，具体可参考器件厂家要求进行设计。

navy1234

如果是过回流焊，可以参考如下规则检查
, D* X& {/ H! q, ]2 c1.小（矮）器件不能放置在大（高）器件中间；(以2.0mm为依据判断)
( C. C! Q# D1 F  b2 K: E) ~2. PLCC、QFN、QFP、SOP各自之间和相互之间间隙≥2.5 mm；
, P; i  f" M0 P- }: X9 O3.QFP、SOP与Chip 、SOT之间间隙≥1 mm；
3 C( D. g# y' D! x1 t& _4.PLCC、QFN与Chip、SOT之间的距离≥2mm;
7 f% n( _" F$ b& m8 Z* }, \1 A5. BGA外形与其他元器件的间隙≥3mm,推荐5 mm;
6. PLCC表面贴脚座与其他元器件的间隙≥3 mm；
7. 表面贴片连接器与连接器之间应该确保能够检查和返修, 一般连接器引线侧应该留有比连接器高度大的空间。

melody186

最好把器件都放在正面，背面的器件加工起来比较麻烦，布局还要再优化下

smartin

请赐教