DDR2地址线与控制线需要阻抗控制吗？

yaokainan · 发表于 2012-1-1 22:25

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

地址线与数据线采用了T型拓扑，直观上有个感觉，分支的结构本身就造成了阻抗不连续，不知道是否还有必要进行阻抗控制呢，第一次画DDR2的板子，期待高手指教

yaokainan · 发表于 2012-1-1 22:25

是地址线与控制线，上面打错了

yaokainan · 发表于 2012-1-4 00:16

等高手中。。

wang_guan · 发表于 2012-1-4 11:20

看看厂家的 guiderline 吧。我非高手，等高手。

rx_78gp02a · 发表于 2012-1-4 11:43

虽然不是高手，但是要的！

jomvee · 发表于 2012-1-4 16:29

反射是无处不在的，不要因为存在不连续而觉得阻抗控制没必要。阻抗控制不单只是保持阻抗一致性，还含有要求传输线具有辐射参考面的意思。一般但不一定要求50ohm控制。固定线宽情况下，参考平面越近对外辐射越小，阻抗也越小。减小传输线厚度，串扰也能减小，相应阻抗增大。

yaokainan · 发表于 2012-1-5 12:43

请问减小传输线厚度是什么意思，一般不都是1OZ吗？

yujishen1211 · 发表于 2012-1-5 14:06

yaokainan 发表于 2012-1-5 12:43
6 I1 y# T y/ [' ]7 v! w请问减小传输线厚度是什么意思，一般不都是1OZ吗？

一般最小0.5OZ，因为有趋肤效应，所以铜厚薄了，那样线宽能宽点，如果不采用仿真的话，建议直接使用50欧姆的阻抗特性控制比较保守

yaokainan · 发表于 2012-1-5 23:21

jomvee 发表于 2012-1-4 16:29
反射是无处不在的，不要因为存在不连续而觉得阻抗控制没必要。阻抗控制不单只是保持阻抗一致性，还含有要求 ...

通过仿真发现，参考平面越近，即阻抗越小，信号过冲的越小，信号质量越好，应该是这样吧？

jomvee · 发表于 2012-1-6 09:23

yaokainan 发表于 2012-1-5 23:21
5 @1 H+ j" u7 N( u通过仿真发现，参考平面越近，即阻抗越小，信号过冲的越小，信号质量越好，应该是这样吧？

不是阻抗越小过冲越小，而是尽量保持阻抗一致，反射现象就会减少，从而振铃现象才会减弱。有反射未必会造成系统崩溃，要看具体走线情况和信号速率。上面只是为了简单说明一下为什么传输线阻抗控制常常是50ohm。离参考平面近，辐射减小阻抗降低，但又不能无限制的靠近。铜箔厚度也不能太薄。阻抗太低多数芯片不能很好的驱动。一是对外辐射的考虑，二是PCB工艺加工的限制，三是芯片驱动能力。

7878678 · 发表于 2012-10-8 17:58

谢谢分享

yuer992 · 发表于 2012-10-10 10:47

阻抗控制还是必须的，前人惨死的经历还是历历在目

yuer992 · 发表于 2012-10-10 10:47

一般DDR2阻抗控制做到
差分100ohm
单端50ohm

		自动登录	找回密码
密码			注册

[仿真讨论] DDR2地址线与控制线需要阻抗控制吗？

EDA365欢迎您！

推荐内容 /1