晶体振荡器电路的设计指南

crhappy

       最近刚好在学习晶振电路，看了下论坛里面相关的帖子，以及网上的一些介绍。发现一个讲解相对比较全面的设计指南，和大家共享下{:soso_e121:} ，特别是对大家较多疑问的并联电阻、串联电阻以及负载电容等说得很详细。
    另外也有个问题请教下各位。在本设计指南的最后一节，关于PCB的设计里说的第4点（说应该将振荡器的输入与输出隔离开来），我记得刚学LAYOUT时有个前辈跟我讲：振荡器的输入与输出是对“伪差分”，布线时应该像差分线样走线，而实际中我看见一些公司的板子上也是类似于差分走的。现在比较矛盾，到底哪样更好，请教！

游客，如果您要查看本帖隐藏内容请回复

qiangqssong

二楼正解,晶体的输入与输出肯定不能走成紧耦合的差分线,这样相互间的干扰肯定会增大的!!

格林杨

感谢楼主，先下载看看

jessicama

不錯,謝謝分享

rubbishman

应该要进行隔离处理，振荡时如果不进行隔离会将振荡产生的干扰耦合到输入输出端，对IC造成干扰，严重时影响可靠性，个人愚见

willyeing

这个问题一直很纠结等待牛人来解答。

PADS365

我不懂

chelsealy

非常感谢

wsc85

学习

xiaomujie

谢谢分享，好好学习！

zglak

感谢!

馍馍C

同样不理解，希望高手解答啊！3Q

clp783

想不到这里面有这么多好东东，

DAA008

我覺得二樓說的是正解。
用檔案第6頁的圖4來說，
想像一個極端情況，若我的輸入和輸出不但不隔離而且距離很近，
( p; B0 B, t: }' x. p$ q/ G那意思就是OSC_IN和OSC_OUT兩者線之間會跨一個電容，
這時候你用心計較算出來的CL......就都走樣了～
# P* x: A' N: ^

baifanshuishou

谢谢分享

lygo

非常感谢
( Z/ U8 W' d* ?9 y7 i/ O+ [: G: B

luxifaweifeng

lygo 发表于 2012-3-8 21:11
3 g5 D: G  y3 `( J非常感谢

5 O8 ~! Y/ [1 R1 \7 A# e( ]0 |8 k9 `& _期待牛人回复

ACTODC

最近正遇此问题，无解。