谈谈四层板和33欧电阻

66869330

选用四层板不仅是电源和地的问题，高速数字电路对走线的阻抗有要求，二层板不好控
7 \& {& r) b6 X4 @6 }( T* `制阻抗。33欧电阻一般加在驱动器端，也是起阻抗匹配作用的；布线时要先布数据地址
线，和需要保证的高速线；
       在高频的时候，PCB板上的走线都要看成传输线。传输线有其特征阻抗，学过传
2 {0 y8 t& I" c/ P输线理论的都知道，当传输线上某处出现阻抗突变(不匹配)时，信号通过就会发生反射
- A2 ]% j" Z  |6 F1 G3 l5 O; ]- C，反射对原信号造成干扰，严重时就会影响电路的正常工作。采用四层板时，通常外层
9 Y9 ^7 a2 d: F4 a: Z走信号线，中间两层分别为电源和地平面，这样一方面隔离了两个信号层，更重要的是
% o3 K6 P5 D7 j  T$ [: i外层的走线与它们所靠近的平面形成称为“微带”(microstrip) 的传输线，它的阻抗比
较固定，而且可以计算。对于两层板就比较难以做到这样。这种传输线阻抗主要于走线
的宽度、到参考平面的距离、敷铜的厚度以及介电材料的特性有关，有许多现成的公式
和程序可供计算。
     33欧电阻通常串连放在驱动的一端(其实不一定33欧，从几欧到五、六十欧都有，
2 d" _1 C) B: j" ]) |4 E视电路具体情况) ，其作用是与发送器的输出阻抗串连后与走线的阻抗匹配，使反射回
来(假设解收端阻抗没有匹配) 的信号不会再次反射回去(吸收掉)，这样接收端的信号就
不会受到影响。接收端也可以作匹配，例如采用电阻并联，但在数字系统比较少用，因
为比较麻烦，而且很多时候是一发多收，如地址总线，不如源端匹配易做。
1 \0 b& `! U$ v$ T5 g     这里所说的高频，不一定是时钟频率很高的电路，是不是高频不止看频率，更重要
$ q$ I# w2 z- g1 J# O( E' r1 [1 V: ^是看信号的上升下降时间。通常可以用上升(或下降) 时间估计电路的频率，一般取上升
时间倒数的一半，比如如果上升时间是1ns，那么它的倒数是1000MHz，也就是说在设计
3 C) s, l3 [4 n/ ]1 _. g电路是要按500MHz的频带来考虑。有时候要故意减慢边缘时间，许多高速IC其驱动器的
输出斜率是可调的。
本文来自: DSP交流网(www.hellodsp.com) 详细出处参考：http://www.hellodsp.com/bbs/viewthread.php?tid=2848&extra=page%3D1

mark0908

以前在修東西時候
常看到液晶電視裏面RGB信號線有33歐姆的電阻
8 a4 o8 v" h9 w4 O4 o7 k7 o不過那時根本不知為什麽
感謝樓主同志的分享
3 y: Q% F0 K! z! ~7 j3 T2 E" n
2 ?, z7 ~. }1 R, x  w' X提一個小小的建議:
2 G1 M/ b& L9 C8 B% e9 C
4 _0 x/ @6 ^. C0 e. K: p$ i+ ?* x1 希望樓主能結合一些事例進行講解(ALLEN常這樣)
# @# Q) c9 T5 c0 c/ `7 @3 ^9 y/ b
2 圖文結合 易於理解
$ y2 y! C  y, ^) V
) h" n/ m3 I; f4 o- G) c3 文字之間,一定間隔,方便閱讀
0 Q% [. W7 c' \, q
4 如果樓主已理解所發貼的內容,不妨以自己所理解的話總結後貼出來 ... (怕自己理解可能有誤的話亦可再附上原文以作對比)

) _& H3 v$ h/ Y作為一個讀貼人希望讀到一些吸引自己,講解生動的好貼,非一片黑乎乎的字.
* t5 I. v" \$ E. a: e  U
非對樓主攻擊(吾乃中華軍壇的人所以很F的)
) `. r3 P" H6 K4 r1 b& D請樓主理解
最後謝謝樓主的熱心

[ 本帖最后由 mark0908 于 2008-6-16 08:31 编辑 ]

Eric213

"更重要的是外层的走线与它们所靠近的平面形成称为“微带”(microstrip) 的传输线，它的阻抗比
较固定，而且可以计算"
3 @# q/ d1 J- l0 b然后呢 计算出来之后干什么？跟33ohm有什么关系啊？

yangjijun

有道理

henry-wang

不错,这个帖子值得收藏来看

Juger

2楼如果能用简体中文发表意见就更好了

aspire132

这里所说的高频，不一定是时钟频率很高的电路，是不是高频不止看频率，更重要
是看信号的上升下降时间。通常可以用上升(或下降) 时间估计电路的频率，一般取
时间倒数的一半，比如如果上升时间是1ns，那么它的倒数是1000MHz，也就是
  {" A4 g/ y1 D5 K. Q说在设计电路是要按500MHz的频带来考虑。有时候要故意减慢边缘时间，许多高
速IC其驱动器的
7 |. o# D% F+ G( [1 f& l1 e
這句話完全可以了解，可是還是不知道在一個線路中我要怎麼樣去找這樣的一個信
號呢?要依據什麼去找呢? 可否煩請舉個實例??

lidean

33欧电阻通常串连放在驱动的一端(其实不一定33欧，从几欧到五、六十欧都有，视电路具体情况) ，其作用是与发送器的输出阻抗串连后与走线的阻抗匹配，使反射回来(假设解收端阻抗没有匹配) 的信号不会再次反射回去(吸收掉)，这样接收端的信号就不会受到影响。接收端也可以作匹配，例如采用电阻并联。
5 K$ C6 g2 S, i( ?/ P* {0 D-------------------------------------------
匹配电阻视电路具体情况选择，请问下究竟该怎么选择呢？另外阻抗匹配为什么可以吸收掉反射信号啊