IMX258的IBIS模型中的三个驱动模式的疑问

wcn312318697

在做IMX258的仿真时，对于sdram有三个驱动模式可供选择，如下：
$ J. V* d9 P8 Z3 q) W2 [. Ads0_mddr            DDR, 1.8V, mobileDDR mode, Nominal Drive                    
ds1_mddr            DDR, 1.8V, mobileDDR mode, High Drive                       
ds2_mddr            DDR, 1.8V, mobileDDR mode, Max Drive                        
ddr2                DDR, 1.8V, DDR2 mode                                       
ds0_sdr             DDR, 3.3V, SDRAM mode, Nominal Drive                        
7 k5 L: d( Z' J* {ds1_sdr             DDR, 3.3V, SDRAM mode, High Drive                           
- V8 |# D# y& V& I3 qds2_sdr             DDR, 3.3V, SDRAM mode, Max Drive     

" `2 j/ d; w# P) Q+ M4 a( h) {这是在IBIS中对三种驱动模式的描述，可以看出，除了分别对应nominal,high,max三种名称不同外，看不出其他区别，那么仿真的时候，选不同的方式，它们的不同在于哪里？驱动力不同是一点，但是这个驱动力的差距是怎样的也不知道，而且对应实际情况，又该如何选择不同的驱动模式来仿真呢？？？

wcn312318697

0 c# ]5 x8 v$ R* n6 o
有木有前辈来指点指点啊

willyeing

是啥模型，ibis还是hspice

honejing

DDR 的輸出級，通常會有不同的驅動能力 (等效與不同的輸出阻抗)，可用於搭配不同的PCB
傳輸線設計，仿真時可設定各種的 Drive strength，以便優化PCB設計。
如要更詳細，請把模型上傳，指出你不懂得地方，再為你說明。

wcn312318697

honejing 发表于 2011-9-9 12:02
3 R3 L+ |  P( T. p7 S) x$ aDDR 的輸出級，通常會有不同的驅動能力 (等效與不同的輸出阻抗)，可用於搭配不同的PCB
# M% r; M* O; t. a傳輸線設計，仿真時 ...

谢谢你的回答
另外个前辈告诉我说，驱动能力的不同是指输出阻抗的不一样，
9 q5 R" n, |) ]$ p# h9 U! O6 H那么  那我仿真的话，过冲和串扰就用阻抗最低的那个驱动模式，时序仿真计算飞行时间时用阻抗最大那个是吧

一支镜头的距离

hyperlynx仿真的时候ic modeling有三种模式：slow、typical、fast，我认为是对应这三个模式

wcn312318697

一支镜头的距离 发表于 2011-9-9 14:28
hyperlynx仿真的时候ic modeling有三种模式：slow、typical、fast，我认为是对应这三个模式

8 m& b4 t  U2 \9 H# k4 o- s# W# [我用的是allegro的SQ仿真的，里面也是有这三种仿真模式
1 K9 u. W6 p0 U1 X- |- T这个是IBIS选模型的时候有nominal , high ,max三种，应该和这个不太一样吧

wcn312318697

willyeing 发表于 2011-9-9 11:45
是啥模型，ibis还是hspice

/ ]. I' A* w* q# [4 MIBIS的模型啊，用allegro的PCB SI来仿真的。。

wcn312318697

有个疑问，对于不同的驱动模式，不同的仿真模式，我们是不是都得以最坏的情况来仿真？
还是只要把关键信号以最坏情况仿真，如时钟信号？
. I( y: ?! l! D$ ]如果所有信号都以最坏情况仿真的话，似乎都得出现过冲，那样都得匹配，那么实际情况布板肯定不允许。。那么只能降低要求，以一般情况来仿真吗？

honejing

" b- U% q- N( M$ k＂对于不同的驱动模式，不同的仿真模式，我们是不是都得以最坏的情况来仿真？＂
=:: 通常會先以典型 ( typical  )情況先做設計，然後再考慮最差(最大及最小)情況 是否違反規格。
      若典型值得過衝及串擾都很好，最大或最小難免會稍差一點，就看是否違反規格。

**另有一個疑問，Allegro 現在可以直接調用 IBIS model 來仿真了嗎？
" a* B1 ~" u& j

wcn312318697

honejing 发表于 2011-9-9 20:15
8 \) {$ g: m3 w8 Y- B+ k. L＂对于不同的驱动模式，不同的仿真模式，我们是不是都得以最坏的情况来仿真？＂
; v9 Y& ^" Y3 r0 q: m=:: 通常會先以典型 ( typ ...

谢谢你的回答哈
这个违反规格是指什么呢？比如过冲，超出AC给定的最大值吗？还是说过冲导致可能的逻辑判断失误，或者是击穿电容造成器件损坏？
不能，要先转换为dml的格式来仿真

honejing

1. ) 比如过冲，超出AC给定的最大值吗？ =:: 是，也可造成更多的高頻雜訊，引發 EMI 問題。
& q6 v# a5 t* C3 O/ D% U; X  f3 i( h2. ) 还是说过冲导致可能的逻辑判断失误，或者是击穿电容造成器件损坏？
      =:: 是，也可能因串擾引發別人逻辑判断錯誤，也可能引發 IC击穿器件损坏現象 (這牽涉到IC的ESD保護如何設計)。

wcn312318697

honejing 发表于 2011-9-9 20:15
＂对于不同的驱动模式，不同的仿真模式，我们是不是都得以最坏的情况来仿真？＂
=:: 通常會先以典型 ( typ ...

谢谢你的耐心回答哈！
“通常會先以典型 ( typical  )情況先做設計，然後再考慮最差(最大及最小)情況 是否違反規格。
若典型值得過衝及串擾都很好，最大或最小難免會稍差一點，就看是否違反規格。”
$ I* t8 I5 B( G2 t) [对于这点仍有些疑问，最坏情况的时候效果是差了点，对于违反了规格的话，是不是对于任何信号都一定需要去匹配，只要它在最坏的情况下违反了规格？
我现在碰到的问题是，如果以最坏情况来考虑的话，对于工作在133MHz的SDRAM几乎所有的信号都会引起过冲，而那样的话，岂不是所有的信号都需要匹配。
7 ]; K0 v  X5 N. i但是在网上看到一些经验之谈，133MHZ的SDRAM好像很少用到匹配的。而且在我见到的一块正常运行的成板上面，只有时钟信号进行了匹配，其他的都没有，当然，也是由于布板空间有限的一方面因素。甚至连我用典型情况下仿真也会出现过冲的地址信号都未进行匹配，但是这样的设计一样运用到实际情况中了。
所以不禁对这个仿真结果，或者是仿真结果的处理方式：’最坏情况下仿真，只要违反规则如出现过冲，就必须进行匹配‘的说法产生了怀疑。是不是有什么我忽略掉的问题，或者实际得从其他角度进行考虑呢？
初学，可能问题会天真幼稚些哈，希望前辈不吝指教！！

honejing

" 133MHZ的SDRAM好像很少用到匹配的。"
0 n- s$ T) v# r& V) q) q, ]可以啊! 沒有端接可以運作是可能的，你也可以調配線寬或疊構，讓你的特性阻抗與Driver 的輸出阻抗接近一點，這樣過衝就不會太大，過衝的寬度也與線長有關，若走現不長，不串端接電阻，應該也是OK的。
5 x4 \; W) b! ~至於過衝超過IC絕對容許的最高電壓時，這樣的設計就有潛在風險，有時會有問題，大部分不見得會有事，
我認為這是最糟糕的情況。鐵定會死的問題好解，要死不死的問題最棘手。
最差情況考慮，是你的系統穩定性設計優於別人的地方，因為你可以容忍芯片運作在最差情況，就像電阻 +/- 10% 誤差，你的設計能讓系統穩定運作，這就是好的設計，芯片+/- 5% 的電源飄動，你的系統也穩定運作，是好的設計。

wcn312318697

honejing 发表于 2011-9-10 21:23
" 133MHZ的SDRAM好像很少用到匹配的。"
可以啊! 沒有端接可以運作是可能的，你也可以調配線寬或疊構，讓你 ...

7 L# L% W, Q2 C2 k5 v{:soso_e113:}
大哥，谢谢你的耐心回复哈！祝你假日快乐！