|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 penny190 于 2011-5-31 10:40 编辑 3 L8 W3 \' t# k% L0 }; U/ D
# U) ^8 \/ @- p& O! Y# S" h
Dear 各位大大，想請問Allegro 有隱藏這方面的設定嗎？隱藏Board file的Netlist 與 Clines (TOP & BOTTOM)9 h% |' x. ?3 Q/ Z8 z
$ t. }0 i) |9 D$ y8 r6 s1 j
( V9 j9 U6 Y3 y1 L
% |7 |5 T, k5 A& i
& q0 C' }3 p9 h# P- Z- r最近拿到一張Board File ，打開Board Top and Bottom的Etch都被隱藏看不見，內層的Shape跟走線都可以顯示，而在Display/Status裡面，所顯示的Unrouted 0/0，而且，去查詢Componet PIN點 都是顯示UNSPEC，當初懷疑是不是只載入零件，而沒有載入連線關係。
8 a. G% w6 @4 {' p/ P9 e' y但是對方表示，Board File有完整的連線關係，是完整的Board，在allegro 可以設定隱藏資料，而且確定Cadence原廠可以解決，
+ B( T$ E5 w; W; L" Y# s所以，所請問各位大大知不知道這個功能？
! E' E2 g& t" k, u5 _* L7 V
' G3 a# d, \- E* i' ^據說在15.X就可以設定了
. w) a* \& o& R( S% i% p$ C* `
# @- {/ x9 A; q. }1 y+ E9 e謝謝# } x8 u u7 I+ h! i/ |$ `: z
( p& I) T& q, V% w. c- a
把檔案發給大家看看
: U7 U8 b3 X2 ]; k" c
, l% n1 N- I" u# m" _2 y1 c6 {% N) q# z
|
|
[复制链接]
/1 
发表于 2011-5-31 10:30
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
但對方肯定Board有完整的資料，他說嗯！應該說不是隱藏，而是將板中的Netlist & 表層的走線作了特殊處理，原廠可以解開這個”秘密”，如果有管道也可以Cadence原廠來幫您恢復，所以才想問各位大大知不知道allegro是否有這項功能
据我了解是没有这个功能的。那个Board肯定不是完整的，DRC:5XXX，net: 0