求助！！原理图形式的底层模块如何在顶层模块中调用？谢谢！

zzh200808

求助！！
6 J% G% d8 i/ [原理图形式的底层模块如何在顶层模块中调用？谢谢！

我发现用VHDL编写的文件可以很方便的在顶层模块中生成symbol文件并在顶层模块中调用。
可是我用原理图形式编写的底层模块 在 顶层模块 中 调用时不能正常调用。生成symbol文件不能调用，库里边找不到它
' J9 B  y( d! g, N
0 A5 D: y0 X5 K& A请问是怎么回事？
  ?! q# z& ]. b, A9 J
谢谢了！拜谢！

Wayne.Jiang

继续关注!

john8046

不错~~~~~~
/ H3 M% G" |1 i$ U+ `( `( S$ K" _: o







2 P& c. k5 `$ W* E
' M+ E* X9 r1 I" f4 u

' }: y+ k7 h6 b8 e* ?- ?7 W" x% C$ M8 Z* o
百姓吧论坛 海外华人论坛 中文论坛 bbs.baixing8.com