求助，关于BGA封装

suppercook

小弟最近在做一块Xilinx Spartan3ADSP FPGA的实验板。用的封装是CSG484.默认的via 孔径16/9mil,四层板。使用AD画的图。使用扇出功能以后，其地层的截图如下图。
我发现个问题，就是，这么多的过孔，把地层分成了好几个小的不连接的部分，这样，好几个GND的管脚就完全孤立了。在电源层上也是这样。请问这个问题改怎么解决？？谢谢！

0 q5 R$ t/ N1 R' D

suppercook

芯片的中间区域，都是过孔的部分，GND和1.2V交叉分布。

jimmy

主要还是因为规则没有设置好.比如过孔和线,铜皮的间距.

suppercook

回复 jimmy 的帖子
8 \* m2 d$ H: b. t4 c+ ^
哦，行，我先看看，能不能改一改设置~
* Y# F9 c$ b1 B$ |