找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1666|回复: 1
打印 上一主题 下一主题

FPGA仿真问题

[复制链接]

4

主题

11

帖子

-8971

积分

未知游客(0)

积分
-8971
跳转到指定楼层
1#
发表于 2011-4-27 08:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近在做有关FPGA的仿真,在ISE中约束管脚和电平后,生成IBIS模型,可是仿真时出问题,拓扑结构能够提取出来,但是仿真时提示"cycle.msm does not exist"tlsim里面内容如下:; ]$ d" {. ]7 e& a1 h& K- [
**** Tlsim command line ****! H6 n1 ]* ]+ _0 z' \+ ]
tlsim -e 2.000000e+001 -r 0.200000 -o waveforms.sim -dl delay.dl -dst distortion.dst -log tlsim.log -ocycle cycle.msm main.spc
9 l0 f5 v( g9 C$ C# j5 G- G% C6 e6 N. N- s9 c$ h5 L
*********************************************************  e4 O# F; {# o& a3 e: E
   Failed To Compile SubCircuit xUHF==RECEIVER_icn_ckt 1 UHF==RECEIVER_icn_ckt
8 _" W* r# n, m# ?) K0 m- F' h4 G; v1 i! e% R1 ~4 S. d
9 h6 r' ]1 ?$ m7 @/ q- j  h
*********************************************************: n; i6 S' I, h! t( X$ B7 T; n, Y8 V

2 g( G, X1 q4 p6 l& W*********************************************************
4 ~1 |1 S: j( h$ g1 b  ABORT:The Circuit is Empty  
, R0 d% ?7 o4 k% w( p8 t. W* g! H$ S& x# Y

# ^) h' x# ^) |- p1 e6 `- A
- i  d% w) r" Z9 k8 F3 V6 v, x6 }" J1 q# v2 d
在audit所仿真的网络时,有错误:
1 [2 y( ^) F9 w/ L% RERROR >>  Pin(s) with conflict between PINUSE property$ k. ?! n/ x# R7 {3 @
          and signal_model parameter in IbisDevice pin map :3 K; W9 l$ ]+ s& j' ^
          Pin      Component       Pin Use       Signal Model       Design
5 Q' q7 n$ k  O          ---      ---------       -------       ------------       ------
8 U: n+ j  v, l% O          B4          U11            NC          SPARTAN6_PINASSIGN_LVDS_33_TB_25 UHF==RECEIVER! t) h2 ^" k% j' }3 d, `

& T4 H+ Y# V, A5 B& {3 l& k- C( g/ B9 k7 e- k- `0 x5 I/ F$ G
请各位大侠帮忙!!!多谢!!!
. t6 O3 P0 J$ |1 X+ q2 j

4 H& r- {/ y+ K4 Y9 Y' }; {
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

9

主题

77

帖子

1992

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1992
2#
发表于 2012-7-11 21:21 | 只看该作者
大哥!你那个FPGA的ibis是怎么添加进去的,我现在有用到FPGA,但是仿真的时候,我不知道具体怎么添加,而且FPGA的管脚是后来根据程序指定去配置的。所以这个问题很困扰了。求指教,万分感谢了!望回复。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-22 20:51 , Processed in 0.056584 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表