|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
最近在做有关FPGA的仿真,在ISE中约束管脚和电平后,生成IBIS模型,可是仿真时出问题,拓扑结构能够提取出来,但是仿真时提示"cycle.msm does not exist"tlsim里面内容如下:; ]$ d" {. ]7 e& a1 h& K- [
**** Tlsim command line ****! H6 n1 ]* ]+ _0 z' \+ ]
tlsim -e 2.000000e+001 -r 0.200000 -o waveforms.sim -dl delay.dl -dst distortion.dst -log tlsim.log -ocycle cycle.msm main.spc
9 l0 f5 v( g9 C$ C# j5 G- G% C6 e6 N. N- s9 c$ h5 L
********************************************************* e4 O# F; {# o& a3 e: E
Failed To Compile SubCircuit xUHF==RECEIVER_icn_ckt 1 UHF==RECEIVER_icn_ckt
8 _" W* r# n, m# ?) K0 m- F' h4 G; v1 i! e% R1 ~4 S. d
9 h6 r' ]1 ?$ m7 @/ q- j h
*********************************************************: n; i6 S' I, h! t( X$ B7 T; n, Y8 V
2 g( G, X1 q4 p6 l& W*********************************************************
4 ~1 |1 S: j( h$ g1 b ABORT:The Circuit is Empty
, R0 d% ?7 o4 k% w( p8 t. W* g! H$ S& x# Y
# ^) h' x# ^) |- p1 e6 `- A
- i d% w) r" Z9 k8 F3 V6 v, x6 }" J1 q# v2 d
在audit所仿真的网络时,有错误:
1 [2 y( ^) F9 w/ L% RERROR >> Pin(s) with conflict between PINUSE property$ k. ?! n/ x# R7 {3 @
and signal_model parameter in IbisDevice pin map :3 K; W9 l$ ]+ s& j' ^
Pin Component Pin Use Signal Model Design
5 Q' q7 n$ k O --- --------- ------- ------------ ------
8 U: n+ j v, l% O B4 U11 NC SPARTAN6_PINASSIGN_LVDS_33_TB_25 UHF==RECEIVER! t) h2 ^" k% j' }3 d, `
& T4 H+ Y# V, A5 B& {3 l& k- C( g/ B9 k7 e- k- `0 x5 I/ F$ G
请各位大侠帮忙!!!多谢!!!
. t6 O3 P0 J$ |1 X+ q2 j
4 H& r- {/ y+ K4 Y9 Y' }; { |
|