请问DDR2时钟线长度约束

congbupt

$ f( N; p* }, C: L7 K! S4 S我做了一个板子,两片DDR,从CPU引出一路CLK,使用了一个时钟缓冲器分成两路送到两片DDR,这样的话时钟的长度怎么算啊,与DDR的数据线怎么匹配长度? 是看 缓冲器到DDR的长度 还是 CPU到缓冲器加上缓冲器到DDR的长度和?
$ W) \6 [# C; ?3 s1 m5 D/ ~9 s如果没有缓冲器,为了建立时间保持时间,CLK长度比数据线长度稍长还是稍短?
多谢各位做过的来讨论一下啊.
+ Q0 p: Y9 D4 p/ z

xiaoyong_21

缓冲器前后的长度加上缓冲器的延迟，数据要长用来保证建立时间用

cccccc32

缓冲器前后的长度加上缓冲器的延迟---对的。
2 A4 o, e2 M* n) U时钟线要比数据线短；

congbupt

回复 xiaoyong_21 的帖子

你好,这个具体的数值是怎么确定啊? 缓冲器的延迟怎么定?如何转换为走线长度?
数据线比时钟线长多少啊?

congbupt

回复 xiaoyong_21 的帖子
7 d" L' r, Q* s. t/ T
" @, ?4 B$ r% @- d( k9 u' h1 Z你好,这些数值如何确定啊?

mypostwww

回复 congbupt 的帖子
7 n0 ~) j0 q) z4 V( V5 j8 q
我也在ddr2
6 h. u( t5 W# L$ I$ i. x你的主控芯片是什么？
我的是ti 6446
) k2 v. _/ J3 F/ s& Q; m3 B