[原创]用与非门实现4位的硬件乘法器--verilog代码

adream307

不一定有实际意义，权当好玩。
代码使用verilog实现。
基本思想是这样的：
3 W+ m3 m- J  `  r4 L/ v对于两个一位信号a,b
2 p4 {% Z$ x0 {9 f, Q& Aa与b的和为a^b，进位信号为a&b
) }' s( |$ M* M" ?# ^multi_4.v为模块文件
tb.v为测试文件