allegro 16.3 IBIS仿真模型问题

zhangm

9 y: E6 \+ r2 j
各位大侠，小弟刚接触allegro的仿真，问题可能有点幼稚
9 J3 N, m6 U0 L( v7 m就是我用的是Altera的CPLD，Max2的EPM1270（144脚），但是Altera官网上只有Max2的EPM240（100脚），然后根据EPM240改EPM1270。
我用的EPM1270都是采用3.3V的，然后不知道model_name到底选择哪个好，我就都采用了max2_ttl33_io_d16 ，不知道行不行？
还有就是CPLD的电源和地脚采用什么model_name？还有JTAG，时钟线采用什么model_name？

wakinoda

% `% J0 d  ]0 u1 A) H- L6 G8 X一般FPGA、CPLD这类可编程器件，编辑ibis model都需要和FPGA工程师或者硬件工程师沟通，确认其管脚的逻辑分配。
& z9 I4 a6 i% D举例说明，某个FPGA需要设计支持DDR2和PCI，那么你就需要SSTL18和TTL33/CMOS33的逻辑，通过仿真确定其drive strength后，再和FPGA/EE designer确认其可实施性。同样其他接口都需要自己或者咨询其他工程师去确认其所用逻辑后再做评估。

szhot

yun