新手3SC6410 DDR等长绕线！请大家指教！

yondyanyu · 发表于 2010-7-14 16:36

您需要登录才可以下载或查看，没有帐号？注册

x

新手3SC6410 DDR等长绕线！请大家指教！
1：CLK线差分线长51mm。
2：地址控制信号等长50mm。
3：数据线等长41mm。

问题：
1：这种叠层方式会不会有问题？
2：走线的线宽线距是否有问题？
3：线阻抗未充分考虑，只考虑等长是否可以？
4：有无其他可以改进的！
非常感谢大家！

temp.rar (330.33 KB, 下载次数: 382)

lhliu6 · 发表于 2010-7-15 07:55

关注中，等高手解答。发现一个问题是你BGA内打的孔内径为0.1mm，工厂工艺应该达不到。

yondyanyu · 发表于 2010-7-15 09:16

1-4-1的盲埋孔，0.1mm的为镭射孔！

0.2的孔走不出来！

zsq0503 · 发表于 2010-7-15 09:28

层设置有问题

yondyanyu · 发表于 2010-7-15 09:53

楼上的有何问题？谢谢！

dw4736 · 发表于 2010-7-15 21:20

top-gnd-si-si-vcc-bottom
你的设置top-si-gnd-vcc-si-bottom
顶层和底层没参考平面

yondyanyu · 发表于 2010-7-15 21:35

由于使用盲埋孔，1-4-1的工艺比较容易做到，所以使用 SSGVSS的叠层！
顶层也参考G层！走线尽量第一层和第二层不重叠！

yondyanyu · 发表于 2010-7-15 21:37

由于使用盲埋孔，1-4-1的工艺比较容易做到，所以使用 SSGVSS的叠层！
顶层也参考G层！走线尽量第一层和第二层不重叠！

dannychan · 发表于 2010-7-16 15:06

个人觉得，阻抗最好用对称的层，二，你两边内存的过孔数不一样

七里香 · 发表于 2010-7-16 15:47

LZ的叠层方式需要改进，不然阻抗不好控制。因为要使用盲埋孔而使用这种叠层方式，有点避重就轻。如果6层线实在走不出来，可以考虑增加层数。这样成本应该不见得比用盲埋孔高吧。另外对BGA而言，最好每一个PIN都扇出一个过孔，这样性能应该会好些。

wangjunchao401 · 发表于 2011-3-12 18:07

你的地址线要保证比你的始终线长1000MIL

zhousea · 发表于 2011-3-13 09:23

请问版主此板子可以正常跑起来吗？

leavic · 发表于 2011-3-13 17:10

DDR的阻抗只是因为驱动能力较弱造成的，负载阻抗太大可能会驱动不了，按单端50ohm做就ok了，没有特别严格的要求，像DDR3里面这个基本都不用考虑了，因为驱动能力已经到了120ohm。

yondyanyu · 发表于 2011-3-13 18:20

报告一下，可以正常跑！

haoqichangcun · 发表于 2011-3-31 10:58

图片上看线宽线距小于4mil了

		自动登录	找回密码
密码			注册

推荐内容 /1