PADS引脚封装错误【 问题也解决】

soyabean

在LOGIC的时候原理图有10个引脚（就是把一个IC引脚分成2个部分，比如LM358），但是实际上IC只有8个PIN，在LAYOUT的时候加封装的时候提示错误，说引脚要大于10！
+ v9 r- `4 }# s( J8 h1 A! |% @9 r- i怎么解决啊？
3Q

2 x4 i* Z1 x! R$ A$ n如图所示，U8（4558）IC在PCB封装里面只有8PIN，但是原理图里面公用了VDD,VSS就有10个引脚，在加载的时候会出错！
怎么解决啊？
# F# [3 Y9 F' T% }9 D在线等。

popcorn

是不是建元件庫時,用錯 DECAL 了嗎？
建元件的時候 DECAL 的腳可以比 CAE 多;
但是 CAE 的腳不能比 DECAL 多.

zengch

我也碰到过楼上的问题，我的CPU 380PIN脚（LOGIC原理图），已画好线了，而实际上IC只有360个PIN，那20个PIN是空脚，PCB里面怎么加载进来呢，
popcorn能帮我解释下吗

zengch

我也碰到过楼上的问题，我的CPU 380PIN脚（LOGIC原理图），已画好线了，而实际上IC只有360个PIN，那20个PIN是空脚，PCB里面怎么加载进来呢，
4 m, B! @" K* Spopcorn能帮我解释下吗

soyabean

ok@

dahe2005

同意楼上的

popcorn

3樓說的正確,原理圖上面的符號是一個 CAE ,他目前有5隻腳,
' M  D( `/ \" C' L4 A! P你用了兩個符號,電源和 GND就多出一組,也就是多了兩隻腳,
你可以在元件庫內選那個元件, EDIT / GATEs ,
裡面應該有 A , B兩個 GATE ,你選 GATE B ,
把 GATE DECAL 改成一個只有三隻腳, 也就是沒有電源和 GND 的 CAE ,就可以了.
$ j$ ]5 N, ^4 u% G2 `0 Z1 ?. p如果元件庫內沒有這個 CAE, 你就在 PadsLogic 內,用那個5隻腳的 CAE 改一下,
; m- R( v! g3 C% t" @. ~9 z7 \6 g把電源和 GND 拿掉,剩下三隻腳,然後另存一個新檔名就可以了.

soyabean

方法一：你可以建二个不同的CAE元件，一个五个脚，一个三个脚。
# Q& g( r5 w  ~8 q9 W( ^peiming_vip 发表于 2009-9-13 19:14

具体点啊~

peiming_vip

方法一：你可以建二个不同的CAE元件，一个五个脚，一个三个脚。

soyabean

高手呢？
; T, X' Y/ Q. r# `帮忙解决下呀。