pads2007 logic中可不可以对两个原理图进行比较?(已解决）

soul24k

# ~0 W  ^4 f& M! Z
请问logic中可不可以对两个原理图进行比较，然后把不同点罗列出来(如：不同的网络；不同的元件；不同的part...)。

天冰天降

这个。。。这个，有点不明白

soul24k

0 s2 @9 P/ z' V' ]$ e1 i& J

这个。。。这个，有点不明白
& E: T3 S6 t) Y1 Z; ~天冰天降 发表于 2009-7-21 11:40

我是意思是这样的：因为有时会对一张原理图的修改点要进行记录，所以想通过这种方法来确定自己所改的是否正确,有时候修改点比较多的话我觉得这样应该蛮有用的。

0 j1 e5 W2 k4 y( Z7 v图1

图2
以上就会有一个网络连接不同,然后用软件的比较功能查出这种不同点。
) `$ u' z, X% Q# Fprotel是有这种功能，但不知道logic是否有这种功能?

风风点点

TOOLS---Compare/Eco...  可以进行比较。

郭庆pcb

回复 soul24k 的帖子
5 t, _( Y9 J0 Q7 |" H8 L" d; O; s
你好！
$ Q; |' x$ S- m) ?: b+ L+ R       我现在也想用你说的这个方法去比较两个原理图，看看有啥改动,请问你怎么做
* A& P9 B2 e8 T' b8 W我也用那个比较了不过比较完哪不同怎么看呀？谢谢了！

better_guo

可以生成网表，用UE-32比较