|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
物理层接口芯片CS8952布线准则) L o8 Q" x9 Q6 j
CS8952使用CMOS技术。提供一个高性能的100Base-X/10Base-T物理层(PHY)线路接口。它使自适应均衡器达到最优化的抗扰性和抗近端串扰(NEXT)性。可将接收器的应用扩展至超过160米的电缆,它结合了一个标准介质无关端口(MII),可简便地连接微处理器EP9315的介质访问控制器(MAC)。# k4 y" N9 s, w5 V1 l3 f8 E# J7 E/ l
以下一些PCB布线规则,将使得CS8952工作更加稳定并得到良好的EMC性能:/ }. x3 C8 K3 a; q8 U
使用多层电路板,至少有一个电源层,一个地层,叠层设置为:top,gnd,VCC,bottom。使用底层pcb走信号线只作为第二选择。把所有的元件都放在顶层。然而,旁路电容优选越靠近芯片越好,最好放置在CS8952下方的底层pcb上。RJ45终端元件和光纤元件可以选择放在底层。 ( u' ]; y: l$ g/ |3 g
4.99k的参考电阻应该越靠近RES管脚越好,把电阻另外一端使用一个过孔接到地平面。邻近的vss(85和87脚)接在电阻接地端,形成一个屏蔽。 ! V4 T% E0 y5 N. M
对关键信号Tx+/-,RX+/-,RX_NRz+/-控制阻抗,作为微带传输线(差分对100欧,单线60欧),MII信号作为68欧微带传输线。 - v+ V2 ~+ a' V5 p. X, {. K: e
差分传输线布线应靠近(线宽间距6-8mil),与其他走线、元件保证2个线宽的距离。TX和RX差分对布线远离彼此。必要时使用pcb的相对面。 7 \: o( o. L. {! ^7 q, ]- b
网络部分关键信号差分走线和阻抗控制的设置
$ ]& {8 \7 i6 }) o/ `: N* s 网络部分差分线及其阻抗控制以信号Tx+/-为例。步骤如下:
# `. \$ C/ @ w/ o- u2 \ 1.在Allegro的assign diff pair菜单中选择建立差分对的信号Tx+/-,命名为TX_Pair。; g, V9 p7 p% B9 F! j
2.按照对信号TX+/-阻抗控制要求计算差分对线宽、线距,如图4所示,选择走线层面top层,填入差分对阻抗100欧,单线阻抗60欧,得到线宽10.1mil,主要线间距8.1mil。" k Z2 f2 P5 x
3.定义差分对TX_PAIR电气约束条件:% a/ @9 E, Q( K7 d
主要线宽,线间距:10mil/8mil;
$ E, T3 a! O' m" A; M9 R 次要线宽/线间距:10mil/8mi;
' l: `5 R% C) g. N5 b 线最小间距:6mil; v1 U, I1 {9 i7 @6 L( | j
两条线无法走到一起时允许的线长:100mil;
: ]6 e) X+ X' y: P. G 两条线可允许的误差值:25mil。* ?# V8 E- f" u }1 O3 [1 x+ }
4.分配差分对TX_PAIR到电气约束集,打开差分对DRC模式。 |
|