I2C总线控制器的VHDL设计及实现

x6336297

entity I2C_CTRL is
0 L- W: f$ d  c! s6 z2 a port(
/ X* r2 P0 O& C6 J3 l -- 系统信号
, X; m6 ?8 ~+ |- U7 t2 [# Y nReset: in STD_LOGIC;-- 系统复位信号端
# r; U5 n1 `" C/ r) Y8 \& g CLK: in STD_LOGIC; -- FPGA内部系统时钟端
-- 控制信号
4 D4 f3 U" I; V ADRS: in STD_LOGIC_ VECTOR(4 downto 2); -- 地址线，3位(8个32位地址)
Din: in STD_LOGIC_ VECTOR(7 downto 0); -- 数据输入线，8位
Dout: out STD_LOGIC_ VECTOR(7 downto 0); -- 数据输出线，8位
nCS: in STD_LOGIC; --片选使能端
! n& f5 X/ |+ f# s0 A! [! m1 E6 G nWR: in STD_LOGIC; --写使能端
-- I2C总线信号
SDA: inout STD_LOGIC; --串行数据输入输出端，输出有三态
SCL: out STD_LOGIC --时钟输出端，三态输出
( S: p4 J% x2 j9 }  g* Q+ j5 t );
end I2C_CTRL;
& ^5 ]  G% V- I. k7 [, g

若风

SCL: out STD_LOGIC 所以这个I2C只能是master的形式吧？