|
|
20. 如何设置和更改Protel的DRC(Design Rules Check）
( r$ _/ H- g8 s5 L4 q% E 菜单Design->rules。只针对常用的规则进行讲解：! ?# S# X% n0 e% d8 S& i
* Clearance Constraint:不同两个网络的间距，一般设置>12 mil，加工都不会出' T0 _# B8 t4 t
问题9 L) |. i7 k* O. Y/ x, }! u* y
* Routing Via Style:设置过孔参数，具体含义在属性里有图。一般hole size比导
1 m/ U9 y8 I& I8 c线宽8mil以上，diameter0 a; ]: F+ R( N& B6 q$ C6 _
比hole size大10mil 以上
, U7 Z* i6 o" H, ?+ T1 { j* | * Width Constraint:导线宽度设置，建议>10mil& Q/ t, |3 `1 X, k
21. 由SCH生成PCB时提示出错(Protel)
) x8 @" I, o) e2 q, V- a9 K2 ] sch编辑界面中选择design-->updatepcb,在出现的对话框中按“Preview Change”按钮，选中 Only show Errors会列出所有错误/ v; L4 a# U7 U/ p
错误类型 解决办法' q: ?& a1 o% j5 {
(1)footprint not found 确保所有的器件都指定了封装; 确保指定的封装名与PCB中的封装名一致; 确保你的库已经打开或者被添加
& G( U; M7 }/ ]1 Q$ E% N1 ` r(2)node not found 确认没有“footprint not found” 类型的错误; 编辑PCBlib,将对应引脚名改成没有找到的那个node.6 U* ?# W, V& n
(3)Duplicate sheet number degisn-options-organization,给每张子电路图编号. |
|
/1 
发表于 2009-2-18 15:56
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
