|
Allegro Design Authoring 原理图工具特色:
2 \+ k, H( L6 F: `1、完全层次化的设计方法
( D8 ^0 e" ] ~0 |2 a2、多视点(多个窗口显示相同或者不同的电路). q7 V( C- m1 v( x8 E4 a
3、组件浏览和实体元件选择(具有过滤功能的物理元件列表)- B0 z1 g, f. |. Q- y! O% k
4、项目管理器(统一流程管理,工具的运行设置)7 Y, v, |; ^. X- V v; ^1 T( c
5、层次管理器(结构管理)
1 q. W; _# n5 h1 f( g6 O9 `6、直接从原理图生成层次化的VHDL和VERILOG网表格式/ Q; z; ]. u, ?
7、Cadence SKILL 程序语言扩展支持7 p& o+ h6 T" a
8、所有的Allegro PCB Editor产品可以交互设计与交互高亮显示) x5 {, G+ n- B
9、优化算法保证最少的元件使用7 T3 k4 j/ U% n, I$ g& ~& ?( x
10、通过附加工具交互式的来保证原理图与版图的同步
! F3 e/ K! j! X2 O6 E11、生成标准报告,包括自定制的料单
/ W4 h. _& L: c" x- u12、TTL, CMOS, ECL, Memory, PLD, GaAs, Interface 和 VLSI 库
1 W6 h: D) j Q$ c13、ANSI/IEEE以及常用符号
9 C) d; h3 g% {2 y; vEDIF 原理图与网表接口特性:. f: Y. \2 I* G. w+ q7 k
1、支持EDIF 3.0.0标准2 O5 Y4 R4 R! ~0 N) ?! O1 W9 a% {
2、支持平坦化和层次化设计
' ~. g4 Z+ g) a- B. A& b6 k/ M3、所有SYMBOL库的转化2 v5 q. X- z1 `6 N8 V
4、支持的器件,PIN和对应的MAPPING |
|