EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-5-9 12:02 编辑 $ Y8 u$ T2 r' E8 T# T8 w& b
, Y7 K- s3 ?. }8 M8 _$ y+ V/ N
▍本文描述了Cadence® Sigrity™产品QIR2 的新增功能。
XtractIM 本节介绍Cadence® Sigrity™ 2017 QIR2版本中XtractIM™的新增功能。
+ a6 |- U8 X& a3 B0 _在MCP header中添加了去耦电容引脚 在该版本中，去耦电容的引脚信息被添加到由XtractIM生成的SPICE模型的MCPheader中。
' p! z2 r6 I9 Y添加了新的选项来显示所有网络的阻抗和耦合结果，用于多Die封装设计 在该版本中，EPA模式中增加了一个新选项，用于显示多Die IC封装设计中所有网络的阻抗和耦合系数。 在以前的版本中，每层每次只能显示一个DIE到BGA的阻抗结果。 # k+ _0 l; Z7 h$ ]4 [9 j& _
基于引脚的SPICE模型中增加了用于电路节点命名的新选项 在该版本中，添加了一个新的选项Circuit Node Name Format [Component] ! [Net Name] @ [Pin Name] 以提供另一种方法来定义电路节点名称的分隔符号。 选择此选项时，元器件名称和网络名称由！分隔，网络名称和引脚名称由@分隔。 在以前的版本中，基于引脚的SPICE模型中用于电路节点命名规则的分隔符号是下划线(_)。例如，U1_U1-A1。
( j% F' ^% P3 {$ n3 H9 c+ ]添加新选项用于在RLC报告中显示提取频率 新增加了在表格和图形结果中显示频率的选项，用于以GUI或者report方式查看仿真结果时，显示RLGC提取频率。 每个网络的RLC：
0 Q3 H( \: R' |& r6 o RLC表格： $ ^( i: Y3 K: z+ e/ K3 V, A
添加了新的Tcl命令 模型提取模式中添加了以下新的Tcl命令： 导出耦合项的阈值 优化的带宽 ( Q; ~. Z0 S: T5 Z- ?
电路拓扑 提取的频率范围 $ p3 p: v# |- f$ L: M5 W
# {$ V+ A9 X& D3 C
7 n' A' c, w2 C$ y$ e3 w% z0 Q* J" ]4 a7 e) i, X
: L' ?8 ~" V) G$ ~, y欢迎您的评论！ 您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
+ r6 b& l! h7 S: @2 U, l0 @8 B2 v% }& S
0 c% }% x2 V; k) h$ T) t: w | 
/1 
发表于 2018-5-9 11:49
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！