TF卡设计问题

jccj_wan

tf卡设计这么多次，一直也没出啥幺蛾子，目前调试我遇到了一个问题，基本判定跟走线有关：
海思3559的板子，第一版tf卡正常，第二版的时候因为结构有点调整，把TF卡部分做成一个接口板，使用了一根20cm长的软排线连接的主板。各种排查后，怀疑是因为这个线太长导致的tf卡工作不正常，附图中有串口打印信息。刚做了一个8cm的软排线，正在生产还未到（内心里是特别不希望是线长导致的，要果真那样的话，结构就得大改，也就完犊子了）！
当时想着tf卡这种低速的信号，随便怎么拉，就没在意这个点，没想着阴沟里翻船！求大神指导，是确实因线长太长导致的吗？结构已经无法修改了，能否还是使用20cm的方案，对走线进行一些优化，达到正常工作！！！！求大神呀~~~

/ o, n! ~$ |" f- u2 B9 ]% x9 x

  `0 \7 O$ M% r( R" `补充内容 (2018-5-16 14:41):
/ p/ D' P9 h2 l一共做的三种FPC结果如下：
1、2层20cm FPC：最初所用的排线，TF卡无法正常识别和工作；
8 _' D5 v  ?2 I9 }! M: |+ g, [2、2层8cm FPC：正常，TF卡可以正常工作；
2 k: D0 O* n) y* J& ?8 ]8 H5 \$ J3、4层20cm FPC：做4层fpc的时候，优化了下板子的包地和tf卡相关数据信号的等长...
, E% d/ @# L) k) H
* D+ Z$ U$ A) J! ^补充内容 (2018-5-16 14:51):
3、4层20cm FPC：做4层fpc的时候，优化了下板子的包地和tf卡相关数据信号的等长处理。结果：正常，TF卡可以正常工作。

下雨天睡觉

其实SD3.0的速率好像也没你说的那么低速，像一般用的SDR50时钟也是能到100M的，设计上也是要稍微注意一下的。
- {& s# G" ~4 _* W: B( H; d- V4 M从你的Log来看，是卡初始化的时候切换电压失败了：
% T9 V: ]# J/ A9 f) Y

3 ]% P" P8 @* w( i9 U初始化阶段的clk频率Spec上写的大概是100~500KHz，我们之前测试是150KHz，所以你出错的阶段速度还没上去。
建议你先关注一下卡的3.3V Power和IO PWR，以及你SOC近端的IO PWR，不确定你走这么长的排线压降会不会有点大。另外可以用示波器抓下CMD和CLK的波形，看下有没有被干扰到。
* I+ x0 M" V4 q另外，切换电压失败后理论上是会对卡进行一次下电操作的，你的这个电路好像并没有什么上Power Control电路，可以人为的插拔卡或者手动上下电也试一下。
再者，你的线路图不全，把你主板SD卡部分的线路图也贴一下吧。
& d5 J" k2 u5 y/ c: \3 Z' X

超級狗

jccj_wan 发表于 2018-4-17 11:55
牛人都来了！！！
- z. ?3 a8 ~5 Q! E第一个没看懂不知道是什么意思，怎么操作？
第二个，FPC线是走的双层，只是背面也是 ...

5 [( J& [  s; F$ \- e1 X, }- s

• CPU 端的 SD/MMC Controller 有的可以調驅動能力（Driving Strength），可以查一查有沒有暫存器（Register）可以設定。
• 改三層或四層中間夾地也是可以，原本我以為你是用 ZIF Connector，耽心軟排變太厚夾不進去，但看起來是 Board to Borad Connector，唯加厚及鋪銅都會讓軟排變硬，造成不容易彎曲。
  9 i) Z- u. \1 F( r0 W

1 Z! o) [/ ^( l4 d) V1 O1 b1 f不想改結構就這樣試試囉！不保証能解，但至少是個機會。

) A$ J0 L' Z5 ?1 v- d- o* o
* i; z, m' U% h

jccj_wan

超級狗 发表于 2018-4-17 08:58

軟件設定加大驅動能力（Driving Strength），但對 EMI 有副作用。

軟排如果是單層，改為雙層、背 ...

; S7 f1 y0 K6 m/ A1 E牛人都来了！！！
# }/ o. ~+ g6 a, M8 u5 o8 o2 L$ x2 I第一个没看懂不知道是什么意思，怎么操作？
& Z; \9 _6 q/ ]) y, C2 i第二个，FPC线是走的双层，只是背面也是走线。我做了两种FPC线，一种是还是这样的走线，只是改短总的线长；另外一种是保持总的FPC线长不变，把FPC线做成4层，添加了两个GND层。不知道能不能行。。
/ S& @" q( y7 A# l! Q8 t

松哥无敌

强烈关注

Aubrey

1，C22 C23尽量靠近VDD引脚；
. x: z& a# r/ ^" X' V7 G$ ~2，走线与高频线隔开，整组包地，CLK最好单独包地；
5 b( e# n2 @% X# ^3，各线长度长度误差要最好小于10mm，看下SD是跑SD2.0还是SD3.0，如果是SD3.0，要把电压改为1.8V。
6 U5 @6 n8 q* m- z
! T* f, l' X1 l' U* d/ k0 ^另外提醒ESD也要加一加（结电容要小点的）。

asdf193

和线长有关系的呀，我之前的板子就是走的太长，小卡能读出来，128的读不出来~

myiccdream

把上拉改小试试。I2C就有这问题。 距离远。上拉必须越小。你直接用100欧 或者300欧的上拉来做试验

zltwin

学习中

asdf193

! ^. a' g( a4 R7 D* I' P这就是线太長的缘故~~别找了~~我遇到过很多次了~~

cun1986

SDIO0_VOUT加几个电容放在上拉电阻附近。上拉电阻改为4.7k，减少对信号质量的影响

car13

把时钟线的电容去掉，如果还不行的话再在时钟线上拉47K的电阻，你接的这FPC线好应该是没有问题的，如果还不行再把FPC线用屏蔽导电布包起来接上地

超級狗

• 軟件設定加大驅動能力（Driving Strength），但對 EMI 有副作用。
• 軟排如果是單層，改為雙層、背面鋪地試試！SD/MMC 是單端訊號，底下沒映射地（Image Ground）對訊號很不利。
  

) ?# E' c* P3 K8 r2 f

# `- I: A6 d: W* [' K2 d7 y

ariel0002101

ESD也要加一加（结电容要小点的）。

djadfas

飞到第一板 赶紧确认 别等线了

jccj_wan

asdf193 发表于 2018-4-16 09:38
这就是线太長的缘故~~别找了~~我遇到过很多次了~~

# O# ^6 q: z% O. r. a7 M/ w4 u$ w你当时也是线长导致的？有多长会不行呢？后来怎么解决的呢，直接改短就可以了？
8 {- p9 l# V* r, q

jccj_wan

cun1986 发表于 2018-4-16 10:16
4 ^1 c/ J% Y: `4 }1 Z' QSDIO0_VOUT加几个电容放在上拉电阻附近。上拉电阻改为4.7k，减少对信号质量的影响

试了一下，还是不行，不过串口信息有所不同了
8 c. n" _+ r* e/ A# S