sdram是否不用阻抗控制？

zsuhh

我看到一个RT5350芯片的两层板官方参考设计，如附件gerber文件压缩包。其中有个AP-RT3350-LNA-2X2-2L-PCB Layer Stack.pdf说明了板厚为63 +/- 4 mil. 50欧姆的阻抗线的线宽为20mil, 线距为5mil. 明显sdram的线没做阻抗控制。是不是意味着sdram不用阻抗控制都可以跑的很好？
, R4 A  t& a$ U, Q0 @

yangjinxing521

. Z, R3 H8 P9 q( S1 x
2 z, j2 ]4 i" `' z网上看到的介绍。。我也在搞一个

5 X$ U" }+ \, E$ C
2. PCB设计注意事项
  SDRAM在制作PCB时，为了保证在高频下正常工作，首先应该处理好电源引脚的退耦电容，退耦电容的layout与FPGA电源引脚一样，在PCB设计时尽可能的靠近电源引脚，以最大限度地滤除纹波，提高SDRAM驱动电源的质量。
; c# Z  [0 J' O1 `* V% d  SDRAM时钟信号：由于SDRAM的工作频率较高，为避免传输效应，同时避免对其他信号产生干扰，在时钟线的布线时应尽可能采用地线隔离，缩短PCB上面的走线长度。
  SDRAM控制信号：由于是高速并行操作，控制线在layout时尽可能地等长，以最大限度地保证时序信号的同步性。
  如果对SDRAM的时钟，时序要求比较高，则在重要的控制线上面，加33Ω电阻来消除干扰。这个主要是降低信号边沿的跳变速率。
* b# A" a6 f3 b5 ?9 X  SDRAM尽可能地远离电源，晶振，用户接口等干扰比较大的电路模块
% `5 ~. y$ j4 U5 x( {6 V& e- L% H7 l  SDRAM走线即使没有严格的走等长线，只要走线不是太长，都没有太大关系
% h6 T* V; Z1 u! [* U' o* d) i( ?7 u

zsuhh

yangjinxing521 发表于 2018-3-27 13:42
网上看到的介绍。。我也在搞一个

" I8 _( `0 e! o% ]7 R( I6 ~% ]$ H" f没讲阻抗控制啊！
- P) y* x% |8 d& \* M' ~1 j7 X

trocipek

# t; [6 x! Y! {* k' a9 {& N9 b看了你Gerber文件，SDRAM走线5mil，不是你说的20mil，PDF文件中所说的20mil我猜是板中射频走线。不知是不是有个射频部分，我估计是板子上面的那根走线。这2种50mil的阻抗控制方式不一样。射频的估计是共面参考。 新手，如果不正确请大神指点。

niuyb

阻抗和PCB的叠层有关系。与GND层越近，线越窄。

qinhappy

要看信号速率，几百兆不用做阻抗。

leemy

进来看看，

seawaterblue

sdram主要是等长
% G* f: T# w3 P

a2251247

网上看到过说射频信号和高速单端信号同时存在时，高速单端都做不了阻抗控制

张湘岳

这个是没有控制50欧姆。两层板这么厚也没法控制。

denglu

l看板厚，如果1.6mm的板厚 想控50ohm，需要共面波导且线粗会大于10mil，所以几乎不可能大范围控阻抗，只能控零星几根线

moretime

新人学习